[表示 : 全て 最新50 1-99 101- 201- 301- 401- 501- 601- 701- 801- 901- 1001- 2ch.scのread.cgiへ]
Update time : 06/23 14:48 / Filesize : 276 KB / Number-of Response : 1048
[このスレッドの書き込みを削除する]
[＋板 最近立ったスレ＆熱いスレ一覧 : ＋板 最近立ったスレ／記者別一覧] [類似スレッド一覧]

↑キャッシュ検索、類似スレ動作を修正しました、ご迷惑をお掛けしました

【Verilog】 記述言語で論理設計Project14 【VHDL】

753 名前：arisa ◆QaHT6HayjI mailto:sage [2017/03/14(火) 19:55:26.77 ID:Iw89Rmlr.net]
符号付き演算で、verilogとVHDL比べれば差が出るからどちらかいいかわかるよ

と親切に教えてやったのに

自分がわからないから、答えよこせお前がアホだからだろ、とかわめく基地外の対処方法は慣れているんだよなぁ。

要約すると、「態度が悪い。高度ポリテクに金払って教えてもらえ。このボケ」

というのが、2ｃｈ風誠意ある接し方だと思うんだが。どうよ




[ 続きを読む ] / [ 携帯版 ]
全部読む 前100 次100 最新50 ▲ [ このスレをブックマーク！ 携帯に送る ] 2chのread.cgiへ
[＋板 最近立ったスレ＆熱いスレ一覧 : ＋板 最近立ったスレ／記者別一覧]（ ´∀｀）＜276KB

read.cgi ver5.27 [feat.BBS2 +1.6] / e.0.2 (02/09/03) / eucaly.net products.
担当:undef