- 1 名前：774ワット発電中さん [2016/08/08(月) 08:14:48.93 ID:Lhv7D4dX.net]
- HDLの処理系も、それを実際に動かすシミュレータ・評価基板も、
安価で入手できるようになってきました。
このスレが目に入ったお嬢さん! HDLで何か作って遊んでみませんか。
日曜工作のHDL書き、学生さん、プロの方、主婦の方、カキコお待ちしております。
関連情報は >2-10 あたり。
入れ食いキーワード
・Nios、MicroBraze
・Artix-7、Kintex-7、Virtex-7、ハードコアCPU内蔵 Zynq-7000
前スレ (直近スレのみ)
2012/11/03〜 【Verilog】 記述言語で論理設計Project12 【VHDL】
uni.2ch.net/test/read.cgi/denki/1351913871/
2011/12/07〜 Project11
uni.2ch.net/test/read.cgi/denki/1323187568/
2010/09/17〜 Project10
kamome.2ch.net/test/read.cgi/denki/1284652343/
※前スレ
rio2016.2ch.net/test/read.cgi/denki/1394091422/
- 22 名前：774ワット発電中さん mailto:sage [2016/10/22(土) 20:48:11.37 ID:wYOYfDwe.net]
- 既にボードになってるんだろ？
fpgaならコンフィグ後には初期化されてる。
クロックも止めないんだろ？
外部リセットも要望するなら同期化させといた方が安全安心。
- 23 名前：774ワット発電中さん mailto:sage [2016/10/22(土) 22:10:59.02 ID:gjpqHizY.net]
- コンフィグ時に初期値Max(たとえば0xFF)のダウンカウンタが
動いてる間はリセットっていうやつとかどう？
カウンタが0になったらリセット解除。
リセット信号はグローバルラインに乗せること。
- 24 名前：774ワット発電中さん mailto:sage [2016/10/22(土) 23:14:45.28 ID:tBp0gB6g.net]
- すべてのFFが同時に動作し始める保証がないので、カウンタよりはシフトレジスタのほうが良いよ。
logic [7:0] shft = 8'hFF;
always_ff @(posedge clk)
shft <= {shft, 1'b0};
assign rst = shft[7];
とか。
|
 |
