Sun Microsystes最期の霊山

1 名前：名無しさん＠お腹いっぱい。 [2011/07/25(月) 00:04:48.60 ] 夏らしく　現実から取り残された元SEと　まだ夢を見たい客の　亡霊が戯れます 棺桶に片足突っ込んでる　他ベンダからも賑やかしが続々参戦 【前スレ】 Sun Microsystem最後の奉公 hibari.2ch.net/test/read.cgi/unix/1298734709/ 176 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/03(土) 11:11:31.75 ] ザ・ワールド！ 177 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/03(土) 17:50:15.62 ] さすが死後の世界ｗ 178 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/06(火) 10:52:13.57 ] UltraSPARCT4が出るというのに、なんで、こんな、葬式ムードなんだ? 179 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/06(火) 11:05:33.64 ] 数スレ前からここはARMスレ 180 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/06(火) 11:25:17.38 ] ARMも、複雑怪奇になりつつあるよねぇ。 181 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/06(火) 17:41:27.54 ] だが x86と違ってちゃんとモバイルデバイスに使えるw 182 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/06(火) 20:21:10.58 ] >>181 むかし、x86が単純な頃は、モバイルデバイスに使われていた。 そして、複雑怪奇になったARMの、モバイルデバイスでの実績は未知数だ。 183 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/06(火) 20:22:37.16 ] ARMも、消費電力が増えてしまうので、専用回路のアクセラレータを色々と積む方向、らしいぞ。 184 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 12:08:26.27 ] > むかし、x86が単純な頃は、 ないないww 相対的に CPUの消費電力が問題にならなかっただけ 185 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 12:11:03.92 ] >>184 富士通のFMR-CARDとか、HPのHP200LXとか・・・ 186 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 12:21:09.51 ] 「単純な頃」が、ない。 つーか、その条件反射なんとかならんか? 187 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 12:50:07.06 ] 一人漫才乙 188 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 13:46:32.11 ] >>186 80186や80286の頃は、今に比べれば、かなりシンプルだと思うがなぁ。 189 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 13:50:06.15 ] UltraSPARC T4のパイプラインみてみ。 ぶっくぶくに膨れ上がった長大なパイプライン。 その代わり、 3GHz動作とout-of-order実行による高いシングルスレッド性能。 今回、本家SPARCは、Pentium4と同じアプローチをとったのだ。 190 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 14:31:28.45 ] Pentium4だとかSMTだとか64bitだとか騒いでた10年前は楽しかったな 今はSoC化と省電力化ばかりでつまらん 191 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 15:16:04.79 ] 皮肉にも、Sunの提唱したCMTは、インテルのFB-DIMM頼みだった。 ・スレッドたくさん ・コアたくさん ・それでいてキャッシュ少なめ ↓ メモリのランダムアクセス性能がボトルネックに FB-DIMMは、とても、ランダムアクセスに強い。 ふつうのDDR2/3のDIMMは、1チャネルに何枚さしても、あまりランダムアクセス性能は伸びない。 (同時にオープンしたままにできるバンク数は増えるんだが、64スレッドとか128スレッドには、足りやしない) 一方、FB-DIMMは、1チャネルに何枚もさせば、その分だけランダムアクセス性能が伸びる。 つーわけで、FB-DIMMを使ったUltraSPARC T2は、素晴らしい性能を発揮したわけだ。 ところが、FB-DIMMがポシャってしまった。 インテルのプロセッサのスレッド数は高々2個、コア数も2〜6程度であり、 それならば、FB-DIMMの高いランダムアクセス性能は、さほど必要ないのだ。 そういうこともあって、UltraSPARC T3ではDDR3になったが、その結果は、みなさん御存知のとおり。 メモリのランダムアクセス性能の向上は見込めない以上、なるべくキャッシュのヒット率を上げるしかなく、 次のUltraSPARC T4では、コア数が半減され、シングルスレッド性能を向上させたわけだ。 だが・・・インテルも富士通もハイエンドでは、CPUに直にDDR3メモリコントローラを持たせずに、 CPUにはFB-DIMMのようなシリアルインタフェースを持たせ、CPUとDIMMの間に、メモリコントローラを置く構成を取る。 Oracleには、独自のメモリコントローラ搭載DIMMを開発して欲しいものですね。しかも、データベースに特化した機能も持った。 192 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 18:20:09.77 ] > 皮肉にも、Sunの提唱したCMTは、インテルのFB-DIMM頼みだった。 何が皮肉なの? バカ? 193 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 18:21:22.43 ] >>190 その前の Alphaは面白かったが、Pen-4はつまらん。 64bit化が 10年前だと? アホか。もう 20年だよ。 194 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 18:22:40.76 ] >>189 シングルスレッド性能の追求をやめるなんて誰か言ったの? ..なんでこんな低レベルなの? キミはいつも。 195 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 18:22:45.31 ] 皮肉にも、Sunの最初のUNIXワークステーションのメモリバスは、インテルの規格だった。 なぜなら、昔はインテルはメモリのメーカーだったから・・・。 196 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 18:23:48.18 ] >>192-194 いつもの三連投乙 197 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 18:24:16.41 ] >>194 シングルスレッド性能の追求のために、Pentium4のような醜いアーキテクチャを選んだってことなんだが。 198 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 18:30:31.78 ] >>195 マルチバス インテルだよな。NICも ieはインテルだ。もう、アホかと。 その次の VMEはモトローラだっけか。 PCIも載せてるけど、別に PCIが Sbusより優れてるから載せてるわけじゃないぞ。 カスのような CDEまで載せたしな。載せるべきじゃなかったとオレは思うがな。 >>197 はあ。どう醜くて、どういうのが醜くないシングルスレッド性能の追求方法なんだ? Pen-4は下品で、性能が出なかったが。T4はまだ電力消費とか出てないよな? 199 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 19:07:42.63 ] ぶっちゃげ性能面での相対評価から後付けで醜いとか醜くないとか文句つけてるだけだろ 煽り抜きで言うがT4がPOWER8やPoulsonよりシングルスレッド性能高いわけないからな 200 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 19:09:02.47 ] 性能面での相対評価??? だれかこのバカが何を言いたいのか説明してくれない? 201 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 19:30:55.40 ] おまい以外は分かってるから説明不要 202 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 20:33:44.50 ] 霊界からコンニチハしてる基地外おじいちゃんてば お彼岸になったらちゃんと帰ってくれるかな？ 203 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 20:37:47.95 ] >>198 > PCIも載せてるけど、別に PCIが Sbusより優れてるから載せてるわけじゃないぞ。 Sbusの、どういうところが、PCIより優れてるの? > はあ。どう醜くて、どういうのが醜くないシングルスレッド性能の追求方法なんだ? 醜い = アウト・オブ・オーダー実行、長くて深いパイプライン、高い動作周波数 醜くない = イン・オーダー実行、短く浅いパイプライン、高い動作周波数 パイプラインの段数を増やせば、複雑怪奇なカスでも、動作周波数は上がるんだよ。 Pentium4なんかが、その好例だろ。 204 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 20:45:15.24 ] 単純王乙 205 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 20:46:57.17 ] RISCってのは、そういうものだろ? 206 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/07(水) 20:49:02.83 ] RISC的には、乗算命令と加算命令が別命令としてあるのは、ムダだと思うわ。 3オペランドといわず4オペランドにして、 A = B * C + D に集約しろって思うわ。 207 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 08:30:52.07 ] つ DSP 208 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 12:05:42.09 ] >>203 > 醜い = アウト・オブ・オーダー実行、長くて深いパイプライン、高い動作周波数 > 醜くない = イン・オーダー実行、短く浅いパイプライン、高い動作周波数 低レベルなステレオタイプだなwwww Pen-4 の、実装方法が醜いなんて、誰も言ってないけどな。 醜いのは x86の、8bit時代をひきずった命令セットとか、 動作周波数をそのまま性能のように喧伝した商売のやり方とかだろ。 Pen-4 の実装なんて、やったのは DEC残党だし、Alphaのやり方持ってきただけ。 そんなん AMDだろうが Sunだろうがいっしょ。やっぱバカなんだな....wwww 209 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 12:11:39.84 ] > 醜いのは x86の、8bit時代をひきずった命令セットとか、 かなり整理されてるけどなー > 動作周波数をそのまま性能のように喧伝した商売のやり方とかだろ。 マルチメディア処理だと、動作周波数がそのまま性能だったがなぁ。 > Pen-4 の実装なんて、やったのは DEC残党だし、Alphaのやり方持ってきただけ。 > そんなん AMDだろうが Sunだろうがいっしょ。やっぱバカなんだな....wwww SPARCがパイプライン段数を大幅に増やした途端に、言うこと変えるのかよ 210 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 13:35:01.26 ] > かなり整理されてるけどなー されてないからパコチョンにしか使えない。 パコチョン以外に使わせようとインテルがどんだけリソースを投下したと 思ってるんだ。 > マルチメディア処理だと、動作周波数がそのまま性能だったがなぁ。 うれしがって使え。動画エンコードしろ。毎日楽しいな?w > SPARCがパイプライン段数を大幅に増やした途端に、言うこと変えるのかよ なんのこっちゃ。 パイプライン段数が増えると醜いだの RISCっぽくないだの、ワケワカランわwww キミ、無理してそんな話しなくていいから。こここなくていいから。無理無理ww 211 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 13:51:23.01 ] >> かなり整理されてるけどなー > > されてないからパコチョンにしか使えない。 整理されてないと言うよりは。整理なんて不能、だな。 ColdFireみたいな方法論はありだろうけど、そこまでしてそれ風の命令セットを 残す必要なんかなかろう。 今や、ほんとに x86でしか動かない情けないソフトウェアも死滅したしな。 くだらん、ムダな回り道だった。損失は巨大だ。はかりしれない。 212 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 14:28:22.55 ] >>210 >> かなり整理されてるけどなー > されてないからパコチョンにしか使えない。 実際にはパソコン以外にも使われているんだが。 > > マルチメディア処理だと、動作周波数がそのまま性能だったがなぁ。 > うれしがって使え。動画エンコードしろ。毎日楽しいな?w 当時の話と今の話は別だぜ。 今なら動画エンコードはGPUでやるのが普通だろ。 > なんのこっちゃ。 とぼけんなよー 213 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 14:30:40.13 ] >>211 > くだらん、ムダな回り道だった。損失は巨大だ。はかりしれない。 単にRISC勢がヘタレだっただけだろ。 214 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 15:46:40.68 ] すでにPentiumの頃には、x86でもいいや、って感じだったな。 使う上では、命令セットとか関係ないし。 215 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 15:50:56.68 ] なにが「いいや」、なの? いま、Pen-4が醜いとか、x86命令セットの話をしてるんだけど。 またまたシェアの話? ほかでやれば? 216 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 16:01:07.84 ] >>215 RISCではなくx86でも性能的に十分だから、これでもいいや 昔はさx86は性能が低すぎて話になんなかったけど、 Pentiumの頃には独り占めして使う分には十分な速度になったし、 PentiumIIIの頃には多人数で使っても十分な速度だったよ。 217 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 16:12:03.96 ] インテルがスケールメリットで他社よりも進んだプロセスで製造することで、 x86の性能を無理やりドーピングしているというのなら、 同じ年度ではなく、ほぼ同等のプロセス・ダイサイズで性能比較してみたらどうなのさ。 218 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 18:40:36.52 ] >>217 らめぇ SPARC死んじゃううう 219 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 18:46:00.97 ] SPARCはメモリまわりが豪勢だったような・・・。 220 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 22:52:51.43 ] キャッシュはMBクラスだし、メモリはCPU1つにつき4チャネルくらい、あったような。 221 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 23:09:14.99 ] 安さを狙ったmicroSPARCやUltraSPARC-IIeはうんこだったけどなｗ UltraSPARC-IIiもしょぼかった 222 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/08(木) 23:17:53.17 ] >>221 CPUのアーキテクチャではなく、キャッシュやメモリで性能が決まってしまうんだな。 223 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 00:12:49.68 ] それがmemory wallだな。uacrhどうすんべ？っていう壁も依然としてあるよ。 実はどちらでもCISC(x86)が良いんじゃね？って話になってるんだけど。近年は。 224 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 00:23:06.79 ] x86の命令デコーダの複雑さがもたらす消費電力増よりも、 RISCの命令の帯域の広さがもたらす消費電力増のほうが、 多かったりするのか? 225 名前： 忍法帖【Lv=40,xxxPT】 mailto:sage kani? [2011/09/09(金) 02:00:39.51 ] >>212 >今なら動画エンコードはGPUでやるのが普通だろ。 ないわーないない 226 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 02:07:35.69 ] 動画エンコしたことないんだが 最近のトレンドを教えろください 227 名前： 忍法帖【Lv=40,xxxPT】 mailto:sage kani? [2011/09/09(金) 03:14:21.05 ] QSVとかCUDAエンコのこと言いたいんだろうけど 普通にCPUでいいんじゃね 228 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 11:29:33.96 ] x86のデコーダーなんて大したことないでしょ x86のどのあたりが大変そうに感じるの？ 229 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 12:00:34.39 ] >>228 複数の命令を同時にデコードしようとすると、途端に大変になるのよ。 230 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 17:13:17.03 ] いやいや、命令長とバラし方がたくさんあったら、大変なんだよ。 少し前にサーモグラフィ出てたの見てないのか? インテルの人間がそう言ってんだから間違いない。 231 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 17:16:28.14 ] >>221 この辺は本流との差別化のために仕方がなかった（本流がそんなに速くなかった）。 確かに唄い文句の割（カタログ値の割）にはしょぼかった。 232 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 17:32:40.99 ] バラしかたがたくさんというのは 命令列の塊を読み込んだときにどこが命令の先頭か分からなくなるということ？ 233 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 17:39:39.35 ] ...違うよ。RISCのこと少しは勉強した方がいい。 234 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 19:35:38.23 ] CISCが効率いいならバイナリ互換性があまり重要ではない ゲーム機や32bit以上の組み込みCPUにRISCが多いのは何故？ x86の命令セットは30年以上前に出荷された16bitCPUである8086の命令セットを そのまま拡張してきたもの CISCの中でも8086の命令セットはきれいな方ではなかった また、8086は8080用に書かれたプログラムをバイナリトランスレートで簡単に移植できるように 考慮されて設計された8bitCPUの8080との互換性も引きずっていたCPU 235 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 21:48:58.37 ] >>234 ゲーム機はハードだけだと赤字。ソフトを売って投資を回収してる。 IntelやAMDみたいな形態の企業には手を出す理由が弱い市場。 あ、もしかしてゲハでやれって言って欲しかっただけ？ 236 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 21:58:36.05 ] >>232 同期・非同期の論理回路の素養あるかな? 1クロックで、というのが問題なんですよ。 たとえば128ビット入力の256ビット出力の巨大な非同期の論理回路があって、 入力から出力までに通過するゲートの数が膨大で、 しかも、1クロック分の時間よりも短い時間で、出力を安定させなきゃならない、 そんなシチュエーションを考えてみてくださいよ。 237 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/09(金) 22:04:37.06 ] >>234 たぶん・・・ ・トランジスタ数が少なくて済む ・・・ 周辺ふくめてワンチップ化が求められる ・データに対してコードが少ない ・・・ RISCの弱点であるコード肥大化&帯域消費が、問題になりにくい ・電力効率がよい ・3オペランド演算やFMA ・ふつ〜組込はARMっしょ 238 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/10(土) 10:03:22.77 ] >>234 つ低コスト、低消費電力 239 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/10(土) 10:19:08.01 ] 1,2バイトオペコードもVEXプリフィックスつけると3オペランドとして使えるようになるという噂を聞いた 240 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/10(土) 11:44:24.39 ] 今のCPUで c4 c* c5 c* みたいな命令を実行するとどうなんのかしら Illigal Instruction例外が出るのかな？ 241 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/10(土) 17:49:08.70 ] >>239 もし、それができたとしてもできるのはSandy Bridgeだけ 242 名前：名無しさん＠お腹いっぱい。 [2011/09/10(土) 22:31:26.31 ] >>234 intelはゲーム機みたいに、単価の安い市場をいやがってる。 初代XBOXはPentium�Vだったが、MSとの間でコストダウンのことでもめたと 聞いたな。 後、今のXBOX360 PS3 Wiiに採用されてるPowerPCってRISCの中ではアーキが 複雑な方だけどね。 243 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/11(日) 07:21:38.03 ] >>241 今はまだできないよ 出来るようになるとしてもskylakeあたりから 244 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/12(月) 21:35:21.13 ] T4のシステムって年内出荷? 245 名前：名無しさん＠お腹いっぱい。 [2011/09/13(火) 19:53:50.17 ] かな？ 246 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/13(火) 22:20:20.86 ] Oracleは富士通にケンカ売ってるのか? UltraSPARCのシングルスレッド性能を上げたり、Oracle用特殊命令を実装したり、 そんなことしたら、SPARC64の客を奪うだろうが。 247 名前： 忍法帖【Lv=40,xxxPT】 mailto:sage kani? [2011/09/13(火) 22:24:10.49 ] >>246 >Oracle用特殊命令を実装したり どこソース？ つかSPARC64にも同等の命令を実装すればいいという話ではなくて？ 248 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/13(火) 22:24:58.27 ] 全方位に喧嘩売ってるが何の問題もない Oracle様は偉いのれす 249 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/14(水) 01:39:07.75 ] >>247 ttp://pc.watch.impress.co.jp/docs/news/event/20110826_473098.html の ttp://pc.watch.impress.co.jp/img/pcw/docs/473/098/html/photo001.jpg.html のスライド Extend SPARC ISA ってあるでしょ 250 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/14(水) 01:51:00.70 ] ttp://www.theregister.co.uk/2011/08/22/oracle_sparc_t4_hot_chips/ > It also includes special hardware optimizations for Oracle software, > including user-level cryptographic instructions, > a pause instruction, and a fused compare-branch instruction. 251 名前： 忍法帖【Lv=40,xxxPT】 mailto:sage kani? [2011/09/14(水) 11:27:48.39 ] >>249 おおリンクありがとう SeaMicroの記事も面白いな >>250 拡張された命令はOracleで使える暗号化機能だけじゃないのな 252 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/14(水) 12:15:15.90 ] >>246 > そんなことしたら、SPARC64の客を奪うだろうが。 なんか問題あるのか? つか、SPARC64の客って、どれくらいいると思ってんだ? Intel と AMDが、互いの客を配慮して CPU作ってるか? きみバカ言われてもこたえんねwww 253 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/14(水) 12:31:09.89 ] > なんか問題あるのか? SPARC64の維持に必要な客を割り込む可能性が > Intel と AMDが、互いの客を配慮して CPU作ってるか? x86は、そういうの気にしなくて言いほどに、客が多いだろ。 254 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/14(水) 13:28:08.09 ] >>253 > x86は、そういうの気にしなくて言いほどに、客が多いだろ。 客の少ないアーキテクチャでも他社の客配慮して作ってなんかないだろうが。 例あげてみろよ。 はーめんどくせ 255 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/14(水) 14:45:24.43 ] viが開発されたと言われる ADM-3だが、キー配列を見ると確かに HJKL上に ←↓↑→が書かれている。 その上、P の右側が LineFeedで、そのまた右側が Enterキー.. そ、その上、ななんと ISO配列（ロジカルペアリング）じゃないか!! 256 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/14(水) 15:12:08.79 ] >>254 おまえAPLを知らないのか? Sunと富士通がSPARC64とUltraSPARCで住み分けして仲良くやろうっていう。 257 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 10:27:47.86 ] はーぁぁぁぁーめんどくせぇぇぇぇぇ 258 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 10:42:00.89 ] T4が売れるんなら、競合するラインは売らなきゃいいだけだろ。部分解消とか。 そんなことより利益出す方が重要だよ。 君が言ってるような（アホな）企業は見たことがないが。 強烈に勘違いしてると思うけど。社会生活できてる? 共産圏の人? 259 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 11:10:24.33 ] >>257 敗北宣言きたこれ >>258 SPARC64の出荷台数がT4に食われて採算分岐点を割ったら、富士通はSPARC64から撤退するだろう。 260 名前： 忍法帖【Lv=40,xxxPT】 mailto:sage kani? [2011/09/15(木) 11:53:17.32 ] 客の視点というものが欠けているなぁ よりSPARC環境が魅力的になったということなのに 早晩SPARC64にも拡張されたISAは実装されるだろうよ 261 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 11:57:52.97 ] × よりSPARC環境が魅力的になったということなのに ○ 少しはSPARC環境が魅力的になったということなのに 暗号化は重要度を増してるし追加命令は実装されるだろうな 262 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 12:19:47.70 ] フロントエンドにTシリーズ バックエンドにMシリーズ そういう住み分けだったのだから、 Tシリーズは、ローエンドx86サーバ並の値段で売るべきだったんだよ。 ところがTシリーズを高い値段で売るから、 フロントエンドはx86サーバで、ってことになっちまう。 263 名前： 忍法帖【Lv=40,xxxPT】 mailto:sage kani? [2011/09/15(木) 13:27:26.40 ] >>261 妙な修正かけて何したいのか分かんない 絡まりたいのか？ｗ 264 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 13:55:00.98 ] 無いに等しい魅力を十分にあるかのような嘘をつくバkaniかｗ 265 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 15:00:07.70 ] >>260 何がどのように魅力的になるの? シングルスレッド性能が欲しければ、SPARC64でいいじゃない。 どうせ日本国内で買うなら、M3000とT3-1、そんなに違わないだろう? 266 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 16:40:10.55 ] >>259 > SPARC64の出荷台数がT4に食われて採算分岐点を割ったら、富士通はSPARC64から撤退するだろう。 UltraSPARC機に比べて、SPARC64機なんかぜんっぜん売れてなかったんだよ。 採算分岐点? そんなもんエンプラ相手のメーカーは気にもしてないと思うけど。 そもそも計算の仕方が無限にあるし。 てか、キミ知らなさすぎる。なにもかも。部屋に籠って妄想してるだけでしょ?w 267 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 18:20:26.40 ] >>266 SPARC64やめてXeonにするわ、って言いかねないぜ。 268 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 18:22:27.02 ] Oracleのロードマップを見ると、 T-Series M-Series T-Series M-Series 無印 ってな順番になってるから、そこまでは作るでしょう。 あくまでもUltraSPARCは1〜4(8)ソケットまでで、 8ソケット以上はSPARC64という住み分けは明確だ。 つまり、T4登場で、M3000が消滅するってことだな。 269 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 18:59:17.17 ] >>267 言やぁ、いいじゃん。なにが問題なんだよ? つか、子供か、あんた? 270 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 19:03:56.58 ] あんたこそ文盲だね 271 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 19:15:53.86 ] キモいな 272 名前： 忍法帖【Lv=40,xxxPT】 mailto:sage kani? [2011/09/15(木) 19:30:33.12 ] >>264 やっぱ絡まりたいのかｗ つか自分に理解できないから魅力がないと言うのは恥ずかしいぞ おめーモテないだろｗ 273 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/15(木) 19:53:44.94 ] >>269 Oracleが相互補完とバックアップを兼ねたSPARC64を失ったら、 Rockのような失敗をしたら、それでSPARCはジエンド。 274 名前： 忍法帖【Lv=40,xxxPT】 mailto:sage kani? [2011/09/16(金) 05:57:18.06 ] >>273 >>269はそういう意味で言ってるんじゃないと思うけど 275 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/16(金) 10:56:38.48 ] ほっとけ。まともじゃない。真性だw 276 名前：名無しさん＠お腹いっぱい。 mailto:sage [2011/09/16(金) 15:57:29.36 ] Oracle Solaris 11 EA ..まさか、sun4u は切るのか??

---

---

[ 続きを読む ] / [ 携帯版 ]

read.cgi ver5.27 [feat.BBS2 +1.6] / e.0.2 (02/09/03) / eucaly.net products.
担当:undef