x86命令の所要クロック計測スレPart3

1 名前：1 ◆.MeromIYCE mailto:sage [2007/01/10(水) 12:32:46 ] ゆるゆる〜っと実測していきましょう。 過去ログ x86命令の所要クロック計測スレPart2 pc10.2ch.net/test/read.cgi/tech/1136527588/l50 x86命令の所要クロック計測スレ pc8.2ch.net/test/read.cgi/tech/1103609337/l50 関連スレ アセンブラ…　(゜□゜) ↑アッー！↓ pc10.2ch.net/test/read.cgi/tech/1148402614/l50 MMX SSE 3D NOW!のプログラミング pc10.2ch.net/test/read.cgi/tech/1085749218/l50 CPUアーキテクチャについて語れ 5 pc9.2ch.net/test/read.cgi/jisaku/1159238563/l50 【Penryn】次世代モバイルCPU雑談ｽﾚ 3【Nehalem】 pc9.2ch.net/test/read.cgi/notepc/1160039483/l50 もしくは、自作板にて「次世代」でスレタイ検索 まとめサイト（過去ログ置き場） www.wikihouse.com/x86clocker/index.php?FrontPage 446 名前：デフォルトの名無しさん mailto:sage [2007/08/19(日) 15:26:10 ] あんま関係ないけど最近IPCって言葉が乱用されすぎだよね。 大原氏が発端だと思うけど、プロセッサの内部の話でIPCという言葉は不適切だと思う。 ○○並列とか○○issueみたいにハード的な見地の用語で統一してほしい。 IPCはソフトを走らせたときの話でよくでてくる用語だからなあ。 特に内部ステージで局所的に命令がいくら流れようがIPC(=ソフトから見える)には影響しないわけで。 447 名前：デフォルトの名無しさん mailto:sage [2007/08/19(日) 15:29:03 ] ○○並列というのはないか。 ○○wayというも今時のプロセッサにはアレだし。 retire/cycleとか使っているのは最近みた。 448 名前：デフォルトの名無しさん mailto:sage [2007/08/19(日) 17:48:42 ] リタイアメントuOPs数で比較する？ 449 名前：1 ◆.MeromIYCE mailto:sageこのスレへの書き込み初めてじゃね？ [2007/08/19(日) 19:59:46 ] >>443 俺が言ったのは、1clkにつきx86命令を（持続的に）3つを超えては処理できないということ。 ところで、最近自作板でも面白い話題が少ないねー。 まあ、>>446みたいなことは俺も思う。 命令の単位が、x86命令か、Macro-Opsか、Micro-Opsか、スタックエンジン等は含めるのか、 好きな命令か、与えられた命令か、持続できる性能か、瞬間的な性能か、平均的な性能か、 単にIPCと書いたときは、これらのことを省略して書いたことになるわけですな。 >>442では、このスレなら（言葉が適切かどうかはともかく）言いたいことが簡単に伝わると思って使った。 ニュアンスとしては、K8のデコード・発行・ALU・リタイヤのユニットがきれいに3つずつであるように 今度のAMDが出す新CPUも「3つずつ」という構造は同じっぽいなあ、という感じ。 わかりにくいならすまんかった。 450 名前：MACオタ＞1 さん mailto:sage [2007/08/19(日) 20:45:04 ] >>449 かなり初期からMicro-ops fusion相当の機能を持つ命令処理ユニットを備えていたAMDのアーキテクチャわ、 比較的小さな進歩でx86命令換算でのIPCを上げる潜在能力を持つと思うという話だったすけど。K8Lのレベル でわ望み薄すか。。。 　　-------------------------- 　　単にIPCと書いたときは、これらのことを省略して書いたことになるわけですな。 　　-------------------------- ベンチマークとして広く使われるDhrystoneだと、結果の単位わMIPSでも異なるアーキテクチャを比較するために 標準システムでの結果との比を取っているだけすから、深く考える必要も無いかと思うす。 451 名前：1 ◆.MeromIYCE mailto:sageMACオタと話すの久しぶりでﾅﾂｶｼｽ [2007/08/19(日) 21:23:57 ] >>450 いや平均IPCは上がるでしょ。 Core2みたいなマクロフュージョンがないならピークIPCを上げることは無理だけど。 でも、ピークIPCを上げる目的は、平均IPCを上げることだから無問題。 > 深く考える必要も無いかと思うす。 Dhrystoneの話とわかっていてそのベンチ内容も知っている読み手ならいいが、 そうでないときの乱用が最近目立つから困ると言っているのだ。 452 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/19(日) 21:27:52 ] 白い変人ことだんごです。 賞味期限切れてることは内緒です。 453 名前：デフォルトの名無しさん mailto:sage 素直にMACヲタはうっとおしいといえよw [2007/08/21(火) 14:53:32 ] >>451 454 名前：デフォルトの名無しさん mailto:sage んなことは言うまでもないっしょ [2007/08/21(火) 15:14:50 ] 455 名前：デフォルトの名無しさん mailto:sage [2007/08/22(水) 21:27:19 ] これと xchg edx, [eax] これ mov ecx, [eax] mov [eax], edx mov edx, ecx どっちが早い 456 名前：デフォルトの名無しさん [2007/08/22(水) 21:32:55 ] なんか、デジャヴが 457 名前：デフォルトの名無しさん [2007/08/22(水) 21:37:00 ] 319 名前：名無したん(;´Д｀)ﾊｧﾊｧ[sage] 投稿日：2007/08/22(水) 16:08:34 ID:aEA9W/2t ttp://kissho2.xii.jp/20/src/2yoshi2512.7z.html　目欄 344 名前：名無したん(;´Д｀)ﾊｧﾊｧ[sage] 投稿日：2007/08/22(水) 18:55:20 ID:YevU/rPG >>319はウイルス。拡張子が怪しすぐる らき☆すた 27 sakura03.bbspink.com/test/read.cgi/ascii2d/1187586266/ 458 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/23(木) 00:16:27 ] >>455 んなもんCPUによる 少なくともP6系アーキでは前者はストールしまくりんぐ ところで計測くらい自分でできるよな？ 459 名前：1 ◆.MeromIYCE mailto:sage別にうっとうしくないが [2007/08/23(木) 10:13:19 ] xchg edx, [eax] は19clkとかかかって、何でこんなに遅いんだと思ったら、 LOCKがかかるのね（詳しい動作は知らんけど）。 早くデュアルコア欲しいなあ。 460 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 22:12:01 ] These improvements should help K10 execute programs written in high-level object-oriented code much faster. Unfortunately, it is very hard to objectively estimate the efficiency of the K10 branch prediction unit, but according to some data, it may be lower in some cases than by Intel processors. 他にもあるが全体的にK8Lは劣化版Coreって感じだな。 あ、プロセサコアの話ね。念のため。 461 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/25(土) 22:23:17 ] Pentium Mで導入された間接分岐の予測器をようやく採用したのか 462 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 22:28:38 ] 間接分岐の予測自体は以前からあるけどな 前回と同じ場所に分岐するという簡素なものだけど 463 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/25(土) 22:37:33 ] Quick and Dirty Quad-Core "Penryn" Benchmarks www.dailytech.com/article.aspx?newsid=8585 SSE4とか除算とか使わない限り速さは実感できないかなこれ。 ICC10のsmmintrin.hとnmmintrin.hでSSE4利用可能っぽい。 464 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 23:18:13 ] ICL10ちゃうの？ 465 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 23:26:40 ] >>464 ICLってなに? IntelCompilerのことなら、通常iccというと思うのだけれど。 466 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 23:29:12 ] コマンド名っしょ。 LinuxがccをもじってiccでWindowsがVisual C++のコマンド名clをもじってicl。 467 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/25(土) 23:29:27 ] EXEの名前がicl.exe Visual C++の略称がclだと思ってるんだよきっと。 468 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/25(土) 23:30:16 ] >>466 ICCはIntel C/C++ Compilerの頭文字とったものだと思ってたが 469 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 23:34:35 ] ccがc compilerなんだからモジってようがモジってまいが Intel C/C++ Compilerで間違っちゃいないでしょ。 470 名前：デフォルトの名無しさん mailto:sage [2007/08/28(火) 01:54:00 ] Linux/ICC,Win/ICLで使い分けることはあるにしろどっちでも通じると思ってた まぁどうでもいいじゃん 471 名前：デフォルトの名無しさん mailto:sage [2007/08/28(火) 14:36:41 ] 確かにどっちでもいいが コマンド名的にはどう考えてもiccのが美しい 472 名前：デフォルトの名無しさん mailto:sage [2007/08/28(火) 19:56:45 ] oic 473 名前：デフォルトの名無しさん mailto:sage [2007/08/29(水) 23:49:38 ] コンピュータアーキテクチャの話 (91) シフト回路(シフター) journal.mycom.co.jp/column/architecture/091/index.html > 例えば、IntelのCore 2プロセサのデータシートでは、ADD/SUBは > 1サイクル(短い場合は0.5サイクルの命令もある)で終わるのであ > るが、シフト命令は4サイクルを必要としている。 正確には、Core 2のデータが書かれている "Intel(R) 64 and IA-32 ArchitecturesOptimization Reference Manual" developer.intel.com/products/processor/manuals/index.htm のWillamette/Northwood(Family_Model:0F_02H)のデータだと思われる 少し紛らわしい 474 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 10:08:44 ] >少し紛らわしい どころじゃないんじゃね？ 475 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 16:09:22 ] 実際のところはダンゴさんにピシっと語っていただこう 476 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 16:51:24 ] ttp://pc.watch.impress.co.jp/docs/2007/0830/amd2.htm AMD、新たなx86拡張命令セット「SSE5」〜「Bulldozer」コアに搭載予定 まったクソややこしいことしくさるな、AMDは。 477 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 18:20:22 ] オペランドが増えているのにソースの一つにメモリを指定出来るのが面白いな。 478 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 20:04:45 ] PCMOVはMMXのころから欲しかった機能だ 479 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/02(日) 08:22:23 ] Intelは放置する 480 名前：デフォルトの名無しさん mailto:sage [2007/09/02(日) 09:05:51 ] CMOVPS/PDがないな 481 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/02(日) 10:32:14 ] CPUID EAX:80000001に定義ビットがあるようなものをIntelが採用するわけがない。 （唯一の例外はx64回り） 482 名前：デフォルトの名無しさん mailto:sage [2007/09/02(日) 17:37:18 ] >>481 期待して自分が傷つきたくないだけでしょ。 483 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/02(日) 17:58:06 ] 本質的にはこうなんだよ Intel： SSSE3+SSE4.1+SSE4.2 AMD： SSE4A+SSE5A というかどうみてもAMDが無断で使った名前です。本当にありがとうございました。 「3DNow! 128」にしてくれ。 484 名前：デフォルトの名無しさん mailto:sage [2007/09/02(日) 18:32:26 ] いや、むしろIntelのと比較するとDSPNow!だな。 485 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/02(日) 18:35:38 ] 確かに内積演算なんかはIntelのがリッチに見える。 AMDのはIBMがかんでるせいかAltiVecっぽいオペレーションが統合されてる。 486 名前：デフォルトの名無しさん mailto:sage [2007/09/02(日) 18:45:10 ] ダンゴさんが語るとスレが引き締まるな 487 名前：・∀・）っ[486] mailto:だんごだんごだんごだんごsage [2007/09/02(日) 18:51:17 ] なにこいつ 488 名前：デフォルトの名無しさん mailto:sage [2007/09/03(月) 20:01:32 ] Intel64に続いてSSE5の登場か・・・言ったもん勝ちだな 489 名前：デフォルトの名無しさん mailto:sage [2007/09/06(木) 00:38:03 ] x64をAMD64と呼び SIMD拡張をSSE5と呼ぶ こういう挑発ばっかしてないでさっさとK10出せ 490 名前：デフォルトの名無しさん mailto:sage [2007/09/06(木) 12:18:22 ] >>489 x64ってめちゃくちゃダサいっていうか意味不明だろ。 xってなんだ？ 491 名前：デフォルトの名無しさん mailto:sage [2007/09/06(木) 12:32:09 ] x86-64と書くのが自分のお気に入り。 492 名前：デフォルトの名無しさん mailto:sage [2007/09/06(木) 16:48:16 ] ちょｗｗｗそれお気に入りでもなんでもないだろ 493 名前：デフォルトの名無しさん mailto:sage [2007/09/07(金) 22:29:34 ] いっそx68にすべきだったな 494 名前：デフォルトの名無しさん mailto:sage [2007/09/08(土) 01:57:37 ] リトルエンディアンのアーキテクチャに68と付けるな！ 495 名前：デフォルトの名無しさん mailto:sage [2007/09/08(土) 12:04:53 ] Intel Core2 Duo E6800 496 名前：デフォルトの名無しさん mailto:sage [2007/09/10(月) 22:54:10 ] techreport.com/articles.x/13176 www.anandtech.com/IT/showdoc.aspx?i=3091 www.anandtech.com/cpuchipsets/showdoc.aspx?i=3092 www.tecchannel.de/server/prozessoren/1729224/ 497 名前：1 ◆.MeromIYCE mailto:sage [2007/09/17(月) 11:16:06 ] いよいよベールを脱ぐIntelの次期CPU「Nehalem」 pc.watch.impress.co.jp/docs/2007/0916/kaigai386.htm Nehalemについて。 ネイティブクアッドコアということで、ノート用のデュアルコアをうまく作れるかに注目したい。 まあ、ノートは当面Core2一本で行くような気がするけど。 キャッシュは共有8MB。今のCore2は65nmで4MB、45nmのPenrynで6MBなので、 45nmから始まるNehalemでは妥当なところだろう。 拡張命令は、MeromのSSSE3、PenrynのSSE4に続いて、ATAという特定用途向けを載せる。 下の記事では、CRCチェックをすると言われている。 pc.watch.impress.co.jp/docs/2006/1004/kaigai307.htm 各コアにSMTを載せているというのが驚きだ。 4コア*2で8スレッドを並列実行できることになる。 これは、Core2の弱点であった命令フェッチをかなり強化していると思っていいだろう。 「Turbo Mode」については不明ということだが、IDAの改良版だろう。 Vistaでも働くようになるかなあ。この辺りは、OSの協力も欲しいところではある。 TDPは最大のもので130W。今とあまり変わらない感じだ。 そして、ついにメモリコントローラが統合された。3チャネルのDDR3となる。 その他の入出力はIntel QuickPath interconnectというシリアルインターフェイスになる。 よくわからんが、最近のボトルネックらしいので、かなり強化される模様。 個人的には、コア数のバリエーションとキャッシュ構造が一番気になるところだ。 ＃最近こういう記事がなかったんで、既出情報も多いのに全然覚えてなかった。。 498 名前：デフォルトの名無しさん mailto:sage [2007/09/17(月) 11:44:20 ] Intel uPs Info 2 落ちたにょ 499 名前：デフォルトの名無しさん mailto:sage [2007/09/17(月) 12:41:27 ] > ついにメモリコントローラが統合された 大爆笑 500 名前：デフォルトの名無しさん mailto:sage [2007/09/17(月) 18:41:56 ] を？　今までは非同期SRAMすら直付け出来なかったとか？ 501 名前：1 ◆.MeromIYCE mailto:sage [2007/09/21(金) 10:24:48 ] チックとタック。あなたの好みはどちら pc.watch.impress.co.jp/docs/2007/0921/mobile393.htm 俺はやっぱりPenryn萌えだなあ。今使ってるのも「チック」のDothanだ。 確かにNehalemも燃えるんだけどね。しみじみとした情緒が欲しい。 502 名前：デフォルトの名無しさん mailto:sage [2007/09/21(金) 20:49:59 ] Silverthron＠0.55W未満 の実働デモに萌えた pc.watch.impress.co.jp/docs/2007/0921/idf06.htm 503 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/25(火) 07:19:44 ] Yorkfieldは買うじぇ こいつは既出？ softwarecommunity.intel.com/articles/eng/1193.htm SDK for 45nm Next Generation IntelR Core?2 Processor Family and IntelR SSE4 (Penryn SDK) をDLして味噌。 SSE4開発のためのPDF一式とか、SSSE3とSSE4のMASM用のマクロ定義とか。 あと、SSE4までのインストラクションをトラップしてエミュレーションで実行するDLLが入ってる。 実クロックの計測は無理だけど一応動作は確認できる。 504 名前：デフォルトの名無しさん mailto:sage [2007/10/09(火) 18:02:17 ]   505 名前：デフォルトの名無しさん mailto:sage [2007/10/11(木) 20:20:32 ] Harpertown Instruction Latency Dump aceshardware.freeforums.org/viewtopic.php?t=210&sid=5dc2a71551abd0673579ba2b1f61c522 > I hope you will find this interesting: www.freeweb.hu/instlatx64/InstLatX64_GenuineIntel0010674_Core_Harpertown_2660MHz.txt > SSE4.1 instructions included. :) > > For comparison use this collection: instlatx64.fw.hu/ Barcelona(Rev.B1?)もあるみたい ttp://www.freeweb.hu/instlatx64/InstLatX64_AuthenticAMD0100F21_K10_Barcelona_1900MHz.txt 506 名前：1 ◆.MeromIYCE mailto:sage [2007/10/12(金) 18:53:53 ] >>505 これはスゲエ。 Barcelonaは相変わらずSIMD論理演算のレイテンシが2だな。 addssとかのスループットも1clkに1命令を超えるのは無理か。 Crusoeの変態モーフィングも面白いなあ。 さて、これを全部まとめてExcelの表にするにはどうしたらいいかな・・・。 507 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 00:04:41 ] へたくそだけど s/=/:/g s/¥s+[LT]:/:/g s/^(¥s+¥d+)¥s+(¥S+)¥s+:([^:]+):/¥1:¥2:"¥3":/g s/(¥d+¥.¥d+)¥w+/¥1/g s/:/,/g s/¥[(no true dep¥.|memory dep¥.)¥]/,/g 508 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/10/13(土) 00:13:50 ] シャッフル演算のレイテンシが1ってとこに注目 509 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 01:00:45 ] SSE2のPMAX/MINのスループットは0.5だが SSE4.1のPMAX/MINのスループットは1 510 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/10/13(土) 01:05:39 ] 命令長が長くなるから自重 511 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/10/13(土) 20:28:33 ] なにげにAMDのmovntss/dが速いな 512 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 20:51:30 ] ダンゴさんが連投すると盛り上がるな 513 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 20:57:36 ] 盛大に盛り上がってるね。 514 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/10/13(土) 21:02:27 ] うるしぁバールのようなものぶつけんぞ 515 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 21:08:41 ] すごい盛り上がりだね。 516 名前：デフォルトの名無しさん [2007/10/13(土) 21:56:56 ] じゃあ上げとくか 517 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 00:25:28 ] 気がついたら　同じ言い訳ばかりしてる そしていつも純損失を計上 あきらめずにIntelのプロセスに挑戦するけど すぐ微細化するよ シェアがあれば　らくに研究費確保できるけど 何回やっても　何回やっても Intelがたおせないよ あのプラットフォーム何回やっても崩せない イベント開いて　FUDしつづけても いずれはベンチが晒される ペーパーローンチも試してみたけど 次世代相手じゃ意味が無い！ だから次は絶対勝つために 僕はファブだけは最後までとっておく 518 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 00:27:12 ] 気が付いたら　振り子が揺れてる そしていつも周回遅れ 諦めずにアーキを全面刷新するけど すぐにメッキはがれる K8でいけば　らくにPrescottたおせるけど 何回やっても　何回やっても Baniasがたおせないよ PenM系のトランジスタ効率破れない アーキの方向まねしてみても インプリメントで差がつく 高価な製造技術試してみたけど Intel相手じゃ意味がない！ だから次は絶対勝つために 僕は裁判費用だけは最後までとっておく 519 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 00:59:45 ] こういうのって本当におもろいと思って書いてるのかなぁ。 520 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 16:39:33 ] 酒が入っていれば何でも楽しい 521 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 21:28:09 ] 酒が入ったときは「うんこ」でも爆笑するやつは居る。 522 名前：デフォルトの名無しさん mailto:sage [2007/10/23(火) 21:41:38 ] Opteron 2360 SE + PGI Compiler + SmartHeap Library www.spec.org/cpu2006/results/res2007q4/cpu2006-20070908-01997.html [-fast] SSEを含めたさまざまな最適化を行う。 [-Mipa=inline] 関数のインライン化を行い呼び出しのオーバーヘッドを削減する。 [barcelona] K10アーキテクチャをターゲットにしたコード生成を行う。 [-Mipa] プロシージャ間のグローバルな最適化のために解析を行う。 [-Bstatic_pgi] ランタイムライブラリとスタティックにリンクさせる。 [-fb] プロセッサ内部のパフォーマンスカウンタからサンプリングしたデータを基に最適化を行う。 Xeon X5355 + GCC Compiler www.spec.org/cpu2006/results/res2007q4/cpu2006-20070913-02007.html [-O3] さまざまな最適化を行う。SSEは利用しない。 [-fno-inline-functions] 関数のインライン化を行わない。 *Opteron + GCC CompilerとXeon + PGI Compiler + SmartHeap Libraryの成績は現在提供しておりません。 Sponsorrd by 独占企業逝っtelと戦う正義のAMD 523 名前：デフォルトの名無しさん mailto:sage [2007/11/04(日) 11:01:01 ] ( ´ー｀) ? 524 名前：デフォルトの名無しさん mailto:sage [2007/11/12(月) 17:17:10 ] Yorkfield買った猛者は現れるかな。 525 名前：デフォルトの名無しさん [2007/11/14(水) 17:22:00 ] IntelのIntelR 64 and IA-32 Architectures Optimization Reference Manual が、更新されてPenrynも載ってる。 526 名前：デフォルトの名無しさん mailto:sage [2007/11/15(木) 14:34:47 ] 徹底研究"Penryn" - Yorkfieldで探る45nm世代Intel Architectureの真実 journal.mycom.co.jp/special/2007/penryn/index.html シリーズ化してくれるのはうれしいね。 527 名前：1 ◆.MeromIYCE mailto:sage [2007/11/15(木) 15:28:04 ] >>526 ストアの改良だけをえぐり出すベンチは作るのが大変そうだな。 良く言えば完成度が高い、悪く言えば無難。 >>525のレイテンシとスループットの表を見てもそうだ。 Comroeで「遅い」と感じた命令が遅くなくなっている（糞のように速い命令はない）。 それにしてもL2は24wayか。 どこに欲しいデータがあるのか探すのに24回もアドレス比較が必要だからな。 データ位置によってレイテンシが変わったりするんだろうか。 528 名前：デフォルトの名無しさん mailto:sage [2007/11/16(金) 07:09:55 ] tetsuya komuroかと思った 529 名前：デフォルトの名無しさん [2007/11/19(月) 02:49:34 ] >データ位置によってレイテンシが変わったりするんだろうか。 そんな危険なことはしない

---

---

[ 新着レスの取得/表示 (agate) ] / [ 携帯版 ]

read.cgi ver5.27 [feat.BBS2 +1.6] / e.0.2 (02/09/03) / eucaly.net products.
担当:undef