x86命令の所要クロック計測スレPart3

1 名前：1 ◆.MeromIYCE mailto:sage [2007/01/10(水) 12:32:46 ] ゆるゆる〜っと実測していきましょう。 過去ログ x86命令の所要クロック計測スレPart2 pc10.2ch.net/test/read.cgi/tech/1136527588/l50 x86命令の所要クロック計測スレ pc8.2ch.net/test/read.cgi/tech/1103609337/l50 関連スレ アセンブラ…　(゜□゜) ↑アッー！↓ pc10.2ch.net/test/read.cgi/tech/1148402614/l50 MMX SSE 3D NOW!のプログラミング pc10.2ch.net/test/read.cgi/tech/1085749218/l50 CPUアーキテクチャについて語れ 5 pc9.2ch.net/test/read.cgi/jisaku/1159238563/l50 【Penryn】次世代モバイルCPU雑談ｽﾚ 3【Nehalem】 pc9.2ch.net/test/read.cgi/notepc/1160039483/l50 もしくは、自作板にて「次世代」でスレタイ検索 まとめサイト（過去ログ置き場） www.wikihouse.com/x86clocker/index.php?FrontPage 253 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 13:23:45 ] >>248みたいなことを言う馬鹿や初心者は結構いるぞ。 つまりそういう人間と君みたいな天才は区別が付かないんだよｗ せっかく天才なんだから周りに勘違いされないようにした方が 幸せだと思っただけさ。気に障ったら許してくれｗ 254 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 13:38:16 ] ( ﾟдﾟ)ノ ﾄﾞｿﾞー pc11.2ch.net/test/read.cgi/tech/1084676298/411 255 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 14:20:42 ] どうもごめんなさいでした。 256 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 14:21:23 ] >>253 基本的に同意 でも多分std::maxとかって書いておけば最適な命令に置き換えてくれると勘違いしてる 初心者なんじゃないだろうか。 皮肉だ皮肉だとと必死に自己弁護してることからも明らか >>254 Hacker's Delight日本語訳発行以降、 半端な知識で「MSBをシフトすれば分岐が排除できる＝速い」と思いこんで 改悪コード書く厨が増えたよな。 257 名前：デフォルトの名無しさん [2007/04/01(日) 14:43:29 ] 　　　　　　　　　　　　半　　端　　な　　知　　識　　　　　　　　 258 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 15:06:04 ] 皮肉だ皮肉だと自己弁護してるのが特にそうだね 259 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 16:07:16 ] いくら初心者でもmin,maxが最適な命令に置き換わるなんて発想はありえない。 ちょっとひねくれすぎ。 260 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 16:08:54 ] 団子が昔そうだったとか？ 261 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 16:32:03 ] ダンゴの言うことはホント正しいよね 歯向かうのは馬鹿 262 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 16:34:42 ] どう考えてもmin,maxが最適な命令に置き換わるなんてありえないな。 誰に吹き込まれたか知らないが、勝手な妄想はよしたほうがいい。 263 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 16:35:02 ] >>243がかかるクロック数を短くしたいという目的があって質問したのは 明らかなわけだが 細かいこととは、かかる処理時間を少しでも短くすることなわけで min/max関数が最適な命令に置き換わるという勘違いでもしてないかぎり 出来ないレスだと思うけどねこれは 248 ：デフォルトの名無しさん ：2007/04/01(日) 11:55:50 まぁ、そんな細かいことが気になるならc++で min = std::min(a, b); max = std::max(a, b); とでもすればいいだろうよ。 >>259-260 ←見苦しい弁解だな 264 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 16:40:20 ] 言葉遣いや性格には問題ありだが。。。 265 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 16:41:07 ] >>262 組み込み関数として最適化ができるアーキテクチャ・処理系はあるよ。 x86では、知る限りでは無いけど（マクロ版ならまだ最適化される余地あるかも） 266 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 16:41:52 ] >>264 まず団子が正しいことを認めろよ。 言い訳がましい。 267 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 16:45:34 ] >>262 あるだろう 268 名前：248 mailto:sage [2007/04/01(日) 17:07:41 ] ここで真相を明かしますよ。今日の日付けを考えてみろ、と。 という冗談はさておいて。 そもそも元質がCでって書いているんだから、C++で書いてある時点で>248はネタだって判るでしょうに。 269 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 17:10:04 ] >>268を翻訳 「max/minが関数名と重なってるからstd::ネームスペース指定してみたけど 二重に誤爆しちゃったみたい。俺ってお馬鹿♪」 270 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 17:56:56 ] 条件付movとか、フラグ→マスクみたいな一般的な方法ではなく SSE2が最初に出てくるようなミーハーイッテル馬鹿は初心者を笑えないだろ… 271 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 18:23:00 ] >>270 見苦しい。 272 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 18:28:49 ] >>271 団子よ、IDが出ないからといって見苦しい自演するな。 273 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 18:41:39 ] 無意味な喧嘩すんなよ。 匿名掲示板上で自分のアイデンティティ探ししてると、 （自作板に２名ほどいるけど）本物の精神疾患になるぞ。 274 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 18:51:22 ] おまえ自作板見てないだろ？ 275 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 18:56:01 ] >>243-275 スレ違い 276 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 19:03:28 ] Ｏ原ネタ振れよｗｗ 277 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 19:35:46 ] >>272 アホすｗｗｗ >>270 SSE2じゃなくてSSEまでのサポートで使えるけど。 CMOVならPentium Pro以上が要求される。 Pentium/PMMXは切り捨ててよくてPPro/P2は切り捨てちゃだめって基準は理解できない。 CMOVは対応する組み込み関数あったっけ？コンパイルオプションやインライン ASMくらいしか使う手段なかったと思うが。 どうせSSE未サポートのx86互換チップなんて今後発売される見込み無いんだし x64ではSSE2までは標準ISAに入ってるんだから覚えておいていいと思うけど。 ハードウェアの投機実行機構に任せるより下手すりゃ遅くなるような ビットマスク生成とかの厨コーディングより、いま市場に出回ってるCPUの 大半で使える最速の方法を知ってたほうがよっぽど役に立つだろ。 278 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 19:53:13 ] この粘着力は酉付いてなくても真性だとわかる 279 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 20:33:12 ] MACヲタもそうだが酉なしで粘着する奴はもう一線越えてるからな 280 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 20:38:45 ] 無能よかまし 無能は情報として価値が無い 281 名前：デフォルトの名無しさん mailto:ということにしたいのですねsage [2007/04/01(日) 20:42:30 ] >>270が言ってるのはset命令だろ。 そこでSSEとかCMOVとか言ってる時点で話が見えてない。 CMOVの組み込み関数はVCの64bitモードになかったっけ。 32bitで使えないならあんま意味ないけどな。 282 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 21:15:58 ] 無能は価値がないけど嘘吐きは有害 283 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 21:27:04 ] >>280 >>282 なんかヤなことでもあったのか？ 284 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 21:34:37 ] >>281の脳内では「条件付きMOV」と「CMOV」は別モノらしい set命令って何？ _mm_set_ssならmovssに展開されるだけだよ。 むろんemmintrin.hなんて要求されない 285 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 21:37:20 ] >>282 だよね。SSEしか要求しないのに生成コードすら読まずに SSE2だなんていう嘘つきは要らない子だね。 286 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 21:46:07 ] 今日付いたレスは全部嘘 287 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 21:55:15 ] インラインASM的にはこうか？ __asm { movss xmm0, DWORD PTR [a] movss xmm1, DWORD PTR [b] movss xmm2, xmm0 maxss xmm0, xmm1 minss xmm2, xmm1 movss DWORD PTR [min], xmm0 movss DWORD PTR [max], xmm2 } x87スタック←→XMMレジスタは普通の方法使えばメモリに書き出して読み直すので その分オーバーヘッドが生じるが、 arch=sseでコンパイルしてれば浮動小数演算はほとんどXMMレジスタ上で行うことができる。 んで、SSE2命令なんてどこに必要なの？ねぇ、教えて？ >>286 だよね。「SSE2が必要」ってのはどーみても綿貫ネタだよね。 288 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 22:01:37 ] >>284 SETcc r/m8 289 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/01(日) 22:24:59 ] mov eax, [a] mov edx, [b] sub eax edx setg（以下まんどくせ。movsxって結構オーバーヘッドなかったっけ？ MMXまんせー（uint32のとき Core2とかならXMMレジスタ使った方がいいかもよEMMSのオーバーヘッド省けるし movd mm0, [a] movd mm1, [b] movd mm2, mm0 pcmpgtd mm0, mm1 pand mm2, mm0 pandn mm0, mm1 movd [max], mm2 movd [min], mm0 emms 290 名前：デフォルトの名無しさん mailto:sage [2007/04/01(日) 22:37:26 ] このグラフの目盛は13クロック前後かな? pc.watch.impress.co.jp/docs/2007/0329/intel_8.jpg 291 名前：デフォルトの名無しさん mailto:sage [2007/04/02(月) 00:46:40 ] 相当な粘着だな 292 名前：デフォルトの名無しさん mailto:sage [2007/04/02(月) 01:30:13 ] うちの団子が粘着でごめんなさいm(＿)m 293 名前：デフォルトの名無しさん mailto:sage [2007/04/02(月) 01:33:03 ] 粘りけのない団子なんて食えたもんじゃない 294 名前：デフォルトの名無しさん mailto:sage [2007/04/02(月) 01:35:07 ] と背景雑音どもが申しております 295 名前：デフォルトの名無しさん mailto:sage [2007/04/02(月) 01:38:50 ] 　 　　_, ._ 　 （　ﾟ Дﾟ） 　　( つ旦O 　　と＿)_) 296 名前：デフォルトの名無しさん mailto:sage [2007/04/02(月) 10:24:01 ] SET命令やビット命令を最後に使ったのは何時だったか 297 名前：デフォルトの名無しさん mailto:sage [2007/04/02(月) 16:21:18 ] つまらん事で荒れたのを久々に見たなぁ・・・ スレ違いだ他池ボケで済むだけなのに。 298 名前：デフォルトの名無しさん mailto:sage [2007/04/02(月) 17:31:52 ] スレ違いな質問にも答えずにはいられないのが教えたがり君クオリティ 299 名前：デフォルトの名無しさん mailto:sage [2007/04/03(火) 00:09:42 ] おまえらがつまらんことやってるからWolfdaleのESベンチの結果が違うスレに貼られたじゃないか 300 名前：デフォルトの名無しさん mailto:sage [2007/04/03(火) 00:24:54 ] 速ｗ pc11.2ch.net/test/read.cgi/mac/1159817811/608 301 名前：1 ◆.MeromIYCE mailto:sage [2007/04/03(火) 12:45:37 ] >>238 これは嬉しい！ >>300 速すぎて、クロック測定ルーチンがポシャってないか不安なくらい。 Intel、45nmプロセスの次期CPU「Penryn」の詳細を公開 pc.watch.impress.co.jp/docs/2007/0329/intel.htm とりあえずMeromとの比較まとめ。 L2キャッシュは1.5倍の6MB、12MB版もあり。ダイサイズは25%縮小。新たにSSE4が載る。 SSEのShuffle系の命令の遅さが改善される。 整数/FP共に除算の性能が上がる。FPUの平方根も高速化。 FSBクロックが上がり、プリフェッチにも手が入る。 省電力機能のDPD、シングルスレッド性能のためのEDA。 Yonahの消費電力はなぜ少ないのか pc.watch.impress.co.jp/docs/2005/0831/kaigai208.htm Deep Power Downは、YonahのEnhanced Deeper Sleepと何が違うんだ？ まさか、YonahのDC4ステートがMeromになかったのか。 Enhanced Dynamic Accelerationは、IDAの改良版だろうか。 "Radix 16"の16は何だろう。>>300を見ると相変わらず8bit単位でクロック数が変わっている。 命令のデコードが速くなるという記述もあるが、divのuOP数も減るのか？ 今までは ちまちまやっていたのを、16bitいっぺんにやるから速いということかね。 引きずってる弱点もあるだろうけど、十分に洗練されてきたと感じる。 302 名前：デフォルトの名無しさん mailto:sage [2007/04/03(火) 13:41:42 ] >>301 ＞"Radix 16"の16は何だろう。 見えてきたPenryuとNehalemの「革新性」 (1/2) plusd.itmedia.co.jp/pcuser/articles/0704/02/news067.html で元麻布の言ってる事が確かなら、「基数を16にした除算器（Radix-16 divider）」 しかし予想外に新要素が多いね。 シュリンク+SSE4ぐらいかと思ってたんだが。 こらAMDきつくなりそう… 303 名前：1 ◆.MeromIYCE mailto:sage [2007/04/03(火) 14:40:04 ] >>302 基数が16ってのは16進法で筆算するような感じなのかな。 クロック数の変動から、256進法と思っていたが、単に商を8bitで区切って その区切りごとに演算を早目に終わるという感じか。 Nehalemは、単純にIPCで見て素直な上がり方をするのかなあ。 P6と違う味のするコアでPenrynを完全に超えてくれたら嬉しい。 304 名前：デフォルトの名無しさん mailto:sage [2007/04/03(火) 16:31:14 ] つまりは４ビット単位の部分商を一気に計算してるんだろ 305 名前：デフォルトの名無しさん mailto:sage [2007/04/03(火) 20:13:26 ] >>301 >速すぎて、クロック測定ルーチンがポシャってないか不安なくらい。 >>128のMeromの半分だし妥当では? >Deep Power Downは、YonahのEnhanced Deeper Sleepと何が違うんだ？ >まさか、YonahのDC4ステートがMeromになかったのか。 >Yonahの消費電力はなぜ少ないのか >pc.watch.impress.co.jp/docs/2005/0831/kaigai208.htm >その段階に入ると、Yonahは、新たに設けられたEnhanced Deeper Sleep「DC4」と呼ばれるステイトに入る。 >これは、Deeper Sleepよりさらに電圧を下げるステイトだ。 >Enhanced Deeper Sleepでは、CPUコアを再起動しないですむ、コア保持(Core retention)レベルに最低限必要な電圧にまで下げる。 スライドを見る限りではこのコア保持レベルより更に電圧を下げるという話みたいね。 306 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/03(火) 21:49:44 ] 自習で暇だったからランダムなfloat値1億個の入った配列を読み出して 最大値と最小値を求めるプログラム書いて時間潰してた。 案の定だが、SSEベクトル＞SSEスカラ＞＞＞＞＞＞x87 fcmov*って大して速くないんだな 307 名前：デフォルトの名無しさん mailto:sage [2007/04/03(火) 22:54:19 ] こいつは半端に知識ある癖してどこまで理解出来てるのかさっぱりだな。 CMOVは速いんじゃなくて最悪の状態でも遅くなりにくいんだぞ。 原理くらい知ってるだろうに。 308 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/04(水) 05:09:26 ] うん、それで？ 309 名前：デフォルトの名無しさん mailto:sage [2007/04/04(水) 06:49:23 ] >>307 稚拙な煽りだな。 310 名前：デフォルトの名無しさん mailto:sage [2007/04/04(水) 07:39:57 ] 落ち着け。つくづく痛い子だな。 306は内容が無いだろ。チラシの裏にでも書くんでなければせめて分り切った事でも考察入れろと。 311 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/04(水) 07:51:45 ] こんなもんで せろり2GHz x87+CMOV 1100msec SSE(スカラ) 320msec SSE(ベクタ) 230msec 312 名前：デフォルトの名無しさん mailto:sage [2007/04/04(水) 21:21:14 ] 80/32(bit)より遅いね。 doubleの場合と分岐を使う場合はどうだろう。 313 名前：1 ◆.MeromIYCE mailto:sage [2007/04/06(金) 23:39:33 ] >>190のを試すのと、fsqrtとfdivのレイテンシ測定をやりたいんだが、 何かやる気出ないなあ・・・。 NehalemにはSMTが載るらしいが、数年後なら4〜16スレッドに 備える意味があると踏んだのだろうか。 まあ、サーバー用途とかだろうけど。 SMTの効果だが、NetBurstと同等くらいはあるのではないだろうか。 ネトバは元々スカスカだから、SMTで資源を有効利用できる。 とはいえ、SSEのレイテンシで見ると、実はCore2よりもネトバの方が スループットに対してレイテンシが短い（パイプライン充填率が高い）。 Nehalemでは、きっちり4命令/clkをコンスタントに供給してくるだろうし。 これはつまり、Core2の効率が悪いと言っていることになるが、 実際にあれだけ強化したCore2がK8の20%増ししか速くないのだから、 発揮できていない潜在パワーはかなりあるはずだ。 （これは別にCore2の設計が悪いという意味ではない） 314 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/06(金) 23:48:21 ] 命令フェッチ帯域が狭いからそれを拡充しないことにはね（Penrynでは改良してくるはず） 315 名前：1 ◆.MeromIYCE mailto:sage [2007/04/07(土) 00:09:44 ] >>305 え、コア保持しないん！？ >>311 float1億個といったら400MBじゃんか。 それでもメモリネックにならないのか。 cmovは１個に20clk以上かかってるぞ。 比較-フラグ-移動のレイテンシが長いんだろうなあ。 いずれしても、これからの時代はFPUを使う意味がないね。 316 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/07(土) 01:05:52 ] ちなみにCで書いてコンパイルしただけ。（SSEだけIntrinsicsを利用） っていうかISAがスタックベースだからどうしても命令が多くなるのでしょう 一方SSEだとこんだけ。 movss xmm2, [ecx+Offset] maxss xmm0, xmm2 minss xmm1, xmm2 ちなみに手動でアンロールしたら同じ環境でスカラ280ms, ベクタ200msくらいになった。 キャッシュは128KBだしFSBは400MHｚ、メモリはよくわからん。 プリフェッチは使ってない（てかあんま意味なさそう） 317 名前：デフォルトの名無しさん mailto:sage [2007/04/07(土) 05:48:00 ] ソース希望。 って、SSE版は掲載済みか。 318 名前：・∀・）っ-○◎● mailto:釣りウマーsage [2007/04/07(土) 09:08:29 ] ループの内側はこんだけ。 //FP版 if (a[i] > fMax) fMax = a[i]; else if (a[i] < fMin) fMin = a[i]; //SSEスカラ版 __m128 sa = _mm_load_ss(&a[i]) xmax = _mm_max_ss(xmax, sa); xmin = _mm_max_ss(xmin, sa); //SSEベクタ版 __m128 pa = _mm_load_ps(&a[i]) xmax = _mm_max_ps(xmax, pa); xmin = _mm_max_ps(xmin, pa); 319 名前：317 mailto:sage [2007/04/07(土) 09:29:14 ] お、THX! それはいいけど、いい加減そのメルアドはやめなさいよ。 320 名前：・∀・）っ-○◎● mailto:sage [2007/04/07(土) 10:04:21 ] どうでもいいけど_mm_min*だな 321 名前：デフォルトの名無しさん mailto:sage [2007/04/09(月) 13:16:33 ] 折角だから実測してみた。 >Intel(R) Xeon(TM) CPU 3.40GHz [fpu vme de pse tsc msr pae mce cx8 apic mtrr pge mca cmov pat pse36 clflush dts acpi mmx fxsr sse sse2 ss ht tm pbe lm pni monitor ds_cpl est tm2 cid xtpr] >gcc (GCC) 3.4.6 20060404 (Red Hat 3.4.6-3) >gcc -O3 -std=c99 if (p[ic] > vMax) vMax = p[ic]; if (p[ic] < vMin) vMin = p[ic]; 0.61 sec #fucomして普通にjne/jmpで分岐 if (p[ic] > vMax) vMax = p[ic]; else if (p[ic] < vMin) vMin = p[ic]; 0.64 sec #fucomしてあっちこっちにjmp >gcc -msse2 -O3 -std=c99 if (p[ic] > vMax) vMax = p[ic]; if (p[ic] < vMin) vMin = p[ic]; 0.91 sec #fucomiしてfcmovnbe if (p[ic] > vMax) vMax = p[ic]; else if (p[ic] < vMin) vMin = p[ic]; 0.90 sec #maxはfucomiして普通に分岐、minはfucomiしてfcmovnbe __m128 tmp = _mm_load_ss(& p[ic]); xMax = _mm_max_ss(xMax, tmp); xMin = _mm_min_ss(xMin, tmp); 0.18 sec #movss, maxss, minss __m128 tmp = _mm_load_ps(& p[ic]); xMax = _mm_max_ps(xMax, tmp); xMin = _mm_min_ps(xMin, tmp); 0.13 sec #movaps, maxps, minps SSEの方はどっちも>311とは綺麗にクロック比になっている辺り。 それから察すると、>311はホントにfcmov使ってたんだろか。 つーか、fcmov遅過ぎ。 322 名前：デフォルトの名無しさん mailto:sage [2007/04/09(月) 13:24:06 ] わかりにくいから数字だけ書き直しとこ。 0.61sec fpu分岐版 0.64sec fpu分岐版(else if) 0.91sec fpu fcmov版 0.90sec fpu fcmov版(else if) 0.18sec sse scalar版 0.13sec sse vector版 つーか、sse vector > sse scalar >>>> fpu分岐 >> fpu fcmov ってか? 323 名前：・∀・）っ-○◎● mailto:sage [2007/04/11(水) 00:36:28 ] 16bit整数×1億個で計測（10回回してるので10倍になってます） gcc 3.3 i686-cygwin Celeron 2GHz(Northwood) FSB400MHz 非SIMD 3078ms -O3 1890ms -O3 -funloll-all-loops 3860ms -O3 -funloll-all-loops -msse 3892ms -O3 -funloll-all-loops -march=pentium4 -msse以上のオプションを指定すると無条件でCMOV使う感じ？ あと、参考までに SSE(64bit SIMD) 2172ms -O3 -msse 1812ms -O3 -funloll-all-loops -msse 1750ms -O3 -funloll-all-loops -march=pentium4 SSE2(128bit SIMD) 1422ms -O3 -msse2 1407ms -O3 -funloll-all-loops -msse2 1313ms -O3 -funloll-all-loops -march=pentium4 Pentium4って倍速ALUだから非SIMDでもそこそこ速い？ 324 名前：デフォルトの名無しさん mailto:sage [2007/04/11(水) 10:11:53 ] VTune9キター ところでこのスレで使ってる人います・・？ 325 名前：デフォルトの名無しさん mailto:sage [2007/04/11(水) 10:25:48 ] 団子先生なら買う！！！ 326 名前：デフォルトの名無しさん mailto:sage [2007/04/11(水) 12:37:18 ] VTune使いこなせてない漏れもいますよ。 処で>321だけど、流石にiccだとintrinsic使わないソースでもでもmaxps使ってくれるのね。 尤も、ループ回数が4の倍数じゃないときのロジックがおまけについてくるけど。 それと、詳細の数値忘れたけど(出先の)2coreXeon(3GHz)だとicc -fastで0.12secは掛かってた。 クロック差を考えると速いんだけど、-parallelにしたら却って遅くなってやんの。 >>323 ふむ、cmovも遅いのね。 327 名前：デフォルトの名無しさん mailto:sage [2007/04/14(土) 09:06:21 ] 確か予測分岐はランダムな入力に対して学習しない、つまり予測を変えないから1/2の確率で的中するんだよな。 対してcmovは予測が無いから投棄が無い代わりに速くならない。 という事はフラグが余裕を持って決まっていればいいんじゃないかと思うんだが。 ただフラグレジスタが一つしかないから有効に使える場面が少なそうだ。 328 名前：デフォルトの名無しさん mailto:sage [2007/04/14(土) 09:22:54 ] あと予測をことごとく裏切る、つまり短いスパンで規則性のある入力に対してはcmovが有効だろう。 cmovは分岐テーブルも汚さないだろうから、ベンチマークではなく実際のプログラムではこれも効いてくるかも知れない。 329 名前：・∀・）っ-○◎● mailto:sage [2007/04/16(月) 23:46:01 ] そーいや、最大最小の問題は回数重ねると分岐パターンが収束してくわな。 NetBurstで32bit整数だと完全に汎用ALU＞SIMDだね。 PMAXSD/PMAXUDまだ使えないから余計に不利。 330 名前：・∀・）っ-○◎● mailto:sage [2007/04/18(水) 01:28:48 ] CellのSPEの分岐ヒント命令っていいね ある程度のコードの長さがあって分岐の十数クロック前に ヒントを与えていれば、ミスを完全に防げる。 x86でフラグを更新しないのってleaとかSIMD演算命令くらいだが、 どうせSIMD使うならいっそ分岐先を両方実行してしまえばいいというジレンマ。 Penrynは拡販命令のスループットが大分よくなってるみたいなので 使い甲斐はありそう。 331 名前：デフォルトの名無しさん [2007/04/20(金) 21:21:15 ] 沖縄県の方へ（命に関わる注意事項です） 沖縄県での選挙ですが、どうか民主党だけは避けてください。県民の生命に関わる可能性があります。 民主党の最大の公約は一国二制度（※）ですが、一度「一国二制度　沖縄　三千万」で検索をお願いします。 この際、民主党のＨＰで調べても良いです。以下の注釈↓と矛盾することは書いてないはずですから… ※一国二制度 　簡単に言えば沖縄を中国と日本の共有物にし、そこに3000万人の中国人を入植させます。 　（つまり沖縄人口の 96% を中国人にして、実質、沖縄を中国人の居住地とします。） 　さらに「自主」の名の下、沖縄で有事が起きても自衛隊は干渉できません。 　3000万人の中国人が、少数派となった130万人の日本人に何をしても、です。 　そして反日教育を受けた中国人の反日感情の強さは、ほとんどの日本人の理解を超えるものです。 今回の選挙で民主党が勝った場合、「自主」「発展」を連呼しつつ段階的に進めていくことになります。 自主と言っても、自主を認めるのが「住人の96%が中国人となった」後だということに気をつけてください。 発展と言っても、新沖縄の少数派となった「少数民族日本人」の発展ではないことに気をつけてください。 332 名前：デフォルトの名無しさん mailto:sage [2007/04/21(土) 03:40:43 ] 民主党といえば、民主党の公認候補が毎日のように22時過ぎまで駅前で名前を連呼しているんだが あれは問題ないんだろうか。 333 名前：デフォルトの名無しさん mailto:sage [2007/04/21(土) 16:25:49 ] >332 通勤路では公明党と共産党がやってた。 調べたわけじゃないけど、拡声器を使わなければいいんじゃないかな。 使ってたら…シラネ。 (禁止行為にも地域差があるかもしれない) 334 名前：・∀・）っ-○◎● mailto:sage [2007/04/21(土) 19:32:21 ] スレ違いだろうが アレだ、香港・澳門が厨国に返還されて、東アジアにおける資本主義諸国と共産主義大国間の 物流の橋渡しをする地域が無くなってしまった（台湾-厨国間の貿易拠点もなくなってしまった）。 沖縄を香港・澳門に変わる貿易拠点として解放すればいいという主張は以前からある。 335 名前：デフォルトの名無しさん mailto:sage [2007/04/22(日) 05:24:07 ] 負け癖は抜けませんがみんすです 336 名前：デフォルトの名無しさん mailto:sage [2007/04/22(日) 12:18:18 ] 仮に開放するにしても、下手なやり方だと日本にはいいことなさそうだな。 337 名前：デフォルトの名無しさん mailto:sage [2007/04/22(日) 13:12:20 ] Intelの最適化マニュアル www.intel.com/design/processor/manuals/248966.pdf によると Meromでのpaddq/psubqの スループット-レイテンシ は 1-2 になっている download.intel.com/technology/architecture/new-instructions-paper.pdf の SSE4 Vectorizing Compiler and Media Accelerators から 64bit比較命令のpcmpgtqだけがPenrynに実装されない Penrynでpaddq/psubqの改善はないと考えていいのだろうか？ 338 名前：1 ◆.MeromIYCE mailto:sage [2007/04/24(火) 10:27:24 ] >>337 64bitCPUなのに64bit加算が苦手なのか？ add reg64,reg64 は、さすがにレイテンシ1でできると思うけど、 内部的には32bit*2段パイプで実現しているのかもね。 PenMでpaddqは3-2とのことだが、測定してみたら2-2に見える。 padddやporと混ぜてもレイテンシが3にはならなかった。 （ただ、混ぜたときのクロック数は不規則で、素直な命令ではない様子） Meromでも、普通の命令の中では実質レイテンシ1で使えるんじゃないかな。 pcmpgtqが実装されないなら、paddqの改善はしてない方が自然だ。 339 名前：デフォルトの名無しさん [2007/04/26(木) 21:06:20 ] www.watch.impress.co.jp/akiba/hotline/20070421/image/ssc24.html 340 名前：デフォルトの名無しさん mailto:sage [2007/05/05(土) 14:59:09 ] AMD Family 10h Processors 最適化ガイドが公開された developer.amd.com/devguides.jsp www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/40546.pdf 341 名前：・∀・）っ-○◎● mailto:sage [2007/05/05(土) 18:11:16 ] movapsにもレイテンシ2クロックかかんのかよ 342 名前：デフォルトの名無しさん mailto:sage [2007/05/05(土) 18:38:13 ] > 64bitCPUなのに64bit加算が苦手なのか？ AMD64の仕様自体が64bit苦手仕様だろw 343 名前：デフォルトの名無しさん mailto:sage [2007/05/06(日) 07:11:07 ] しょぼｗ 344 名前：デフォルトの名無しさん mailto:sage [2007/05/06(日) 13:28:51 ] コアが増えるなら別にいいんじゃね。 345 名前：デフォルトの名無しさん [2007/05/06(日) 18:36:40 ] ダンゴさんが書き込むとスレが引き締まるな 346 名前：デフォルトの名無しさん mailto:sage [2007/05/07(月) 20:31:45 ] L2レイテンシ9だって？ 347 名前：デフォルトの名無しさん mailto:sage [2007/05/07(月) 21:12:45 ] なんかブロック図が想像してたのと違う。 Core−SRQ,XBar−HT,MC 　　　　　　　| 　　　　　　L3 と思ってたのに Core−L3−SRQ,XBar−HT,MC に見える。 盛大な勘違いだったのだろうか。 348 名前：デフォルトの名無しさん mailto:sage [2007/05/07(月) 21:34:21 ] >>346 3(L1) + 9(L2) = 12 ではなくて？ これだとWindsorと変わらない気がするが。 Brisbaneから改良されたんかな。 347はやっぱ盛大な勘違いだった模様。 journal.mycom.co.jp/articles/2006/06/20/computex01/001.html と「L3とメモリは同時にアクセス出来る」という話を聞いて勝手に予想してたんだけど、 この図のCBってMCとかHTが繋がってるXBARとは別なんだね。 journal.mycom.co.jp/special/2007/x2-65nm/015.html こっちで大原もちゃんと言ってた…。 349 名前：デフォルトの名無しさん mailto:sage [2007/05/09(水) 15:30:34 ] 適当なスレがないのでスレ違いを覚悟で質問します。 AMD64のアドレッシングモードのうち、レジスタオフセットに変位が付く形 はIA32と同じ32ビットまでしかできません。 これを64ビットの変位にまで拡張しなかったのは、必要ないからと判断 されたからなのでしょうか？レガシーx86の時のような問題は起きてこな いのでしょうか？ 350 名前：デフォルトの名無しさん mailto:sage [2007/05/09(水) 15:34:26 ] 例えば分かりやすい例を挙げてみます。 2Gバイト超の配列を宣言したとして、その添え字に2GBを超える値を指定 してアクセスしたとします。すると、レジスタオフセットは32ビットまでしか使えま せんので、2つのレジスタを使って MOV RAX, 配列のベースアドレス MOV RBX, 変位 MOV RCX, [RAX + RBX * n] のような形になると思います。冗長になりませんか？ 351 名前：デフォルトの名無しさん mailto:sage [2007/05/09(水) 16:37:18 ] MOV RCX,[RAX+imm64]みたいな命令がほしいってこと？ 本当にいると思う？ 352 名前：デフォルトの名無しさん mailto:sage [2007/05/09(水) 16:44:52 ] >>351 そうそうそんな奴があればいいなと思ってました。 まあ無くてもコンパイラが>>350みたいなコードに展開してくれるし レジスタは多めなので問題はないと思うのですが、あってもいいような 気がします。 というのは私はよくCやC++のコンパイラでコンパイルしたコードをデバッグ モードで眺めるのが好きなのですが、BSSやDATA領域の変数を アクセスするコードが結構頻繁に出てくるのです。そういうのが>>351の ように書けたらすっきりすると思うのです。 まあいろいろ解析して不要と判断したのでしょうけどね。 353 名前：デフォルトの名無しさん mailto:sage [2007/05/09(水) 16:50:23 ] とくにAMD64やEM64Tは広大なメモリ領域を自由にアクセスできるように なるわけじゃないですか。 まあこんな事にはそうそうならないと思うけどスタック領域に2GB超の配列を確保 する事もあるかもしれません。そういう場合に便利だと思うのです。 まあ配列と言えば大抵添え字でアクセスするので決め打ちの添え字で ハードコーディングする機会は少ないと言えば少ないのでしょうけど。 354 名前：デフォルトの名無しさん mailto:sage [2007/05/09(水) 17:10:44 ] >スタック領域に2GB超 エエエエ ゜Д゜ 355 名前：デフォルトの名無しさん mailto:sage [2007/05/09(水) 18:48:11 ] >>353 いや、だからイミディエイトで±2GB以上のオフセットが必要なシーンがどれだけあるのよ？ 使うかどうかも分からん命令を命令マップのどこにアサインするのよ？ 命令マップに座席を用意したとしても、64bitのイミディエイトを命令に 組み込めば、命令が8バイト伸びるってのも忘れちゃならんよ。 ＃ISAの設計の世界には「アイは高くつく」という格言があってだね...。 356 名前：デフォルトの名無しさん mailto:sage [2007/05/09(水) 19:26:49 ] 個人的にはイミディエイト値の扱いなんて POWER 並みで十分だと思う。 アセンブラは読みにくくなるけど。 357 名前：1 ◆.MeromIYCE mailto:sagePPGZ面白すぎ [2007/05/10(木) 00:14:29 ] pc.watch.impress.co.jp/docs/2007/0509/tawada103.htm 以前の予想通り200MHzのアップだったな。IDA。 現実的な線だった。 しかし、MeromなどモバイルCPUの涙ぐましい省電力機能を見るにつけ、 Vista憎いという心が強まる。 実際、切れるサービス切ったら非使用時のCPU使用率はXP程度とかに落ちないのかね。 358 名前：デフォルトの名無しさん mailto:sage [2007/05/10(木) 00:31:39 ] ユーザーが操作してない間は自由に動いてて構わないと思うけど。 ノートとかはプロフィールで軽くしてるだろうし、 ユーザーから見える情報が増えて心配の種が増えているだけでは。 まあどちらにしてもWINの不明瞭部分が多いだけだろ。 359 名前：138 mailto:sage [2007/05/10(木) 01:46:57 ] やっぱりIDAショボーンだった… kernel 2.6.25あたりで対応きぼんぬ 360 名前：デフォルトの名無しさん mailto:sage [2007/05/10(木) 03:10:39 ] 地雷の965でしか動かさせないとなると怖いなぁ・・・ 361 名前：デフォルトの名無しさん mailto:sage [2007/05/10(木) 16:39:46 ] >>347 (Core0-3 + L3)が独立小島でDRAMアクセスを含めた外の領域はL3を通して接続って形に見えるね。 スケーラビリティーを考えると妥当なやりかたにも思える。 コア領域とノースブリッジ領域の分離を明確にしたというか。 362 名前：デフォルトの名無しさん mailto:sage [2007/05/12(土) 22:02:04 ] >>361 しかしクロックや電圧供給ってCore0-3とL3+NBで分かれてたと思うんだけどねえ。 L3の位置もコアに挟まれてるんじゃなくてダイの端だし、一番遠いコアだとアクセス効率悪すぎる気もするのだが。 363 名前：デフォルトの名無しさん mailto:sage [2007/05/27(日) 23:56:38 ] IntelのCPUはNaN(非数)に対する演算が遅いという事なので、 加算、乗算、除算命令のクロック数を計測するプログラムを作成してみました。 ついでに非正規化数(デノーマル数)や∞の場合も調べてます。 www.wikihouse.com/x86clocker/index.php?plugin=attach&pcmd=open&file=nan2.zip&refer=Upload NaNの演算がかなり遅いというのはx87の場合だけで、 SSE,SSE2は遅くならないみたいですね。 プログラムを作成しない人にとってはNaNなんてどうでもいいことですが、 プログラムを作成する人にとっては、 プログラムを組んでみて、実行したら異常に時間がかかり、 やっと結果が出たと思ったら、途中で桁落ちしててNaNや∞だったなんて事は ある事だと思います。 364 名前：デフォルトの名無しさん mailto:sage [2007/05/27(日) 23:58:00 ] ●Core2Duoの結果 vender:GenuineIntel CPUID:6F6 x87 SSE SSE2 3.0 3.0 3.0 clk : 正規化数 + 正規化数 = 正規化数 5.0 4.0 5.0 clk : 正規化数 * 正規化数 = 正規化数 32.0 18.0 32.0 clk : 正規化数 / 正規化数 = 正規化数 182.2 3.0 3.0 clk : 非数 + 正規化数 = 非数 184.2 4.0 5.0 clk : 非数 * 正規化数 = 非数 185.2 6.0 6.0 clk : 非数 / 正規化数 = 非数 193.2 3.0 3.0 clk : 非数 + 非数 = 非数 195.2 4.0 5.0 clk : 非数 * 非数 = 非数 196.2 6.0 6.0 clk : 非数 / 非数 = 非数 205.2 152.2 152.2 clk : 正規化数 + 非正規化数 = 正規化数 393.5 152.2 152.2 clk : 非正規化数 + 非正規化数 = 非正規化数 397.5 151.2 152.2 clk : 非正規化数 * 正規化数 = 非正規化数 438.3 162.2 175.2 clk : 非正規化数 / 正規化数 = 非正規化数 182.2 3.0 3.0 clk : +∞ + 正規化数 = +∞ 181.2 4.0 5.0 clk : +∞ * 正規化数 = +∞ 185.2 6.0 6.0 clk : +∞ / 正規化数 = +∞ 181.2 3.0 3.0 clk : +∞ + +∞ = +∞ 181.2 4.0 5.0 clk : +∞ * +∞ = +∞ 365 名前：デフォルトの名無しさん mailto:sage [2007/05/28(月) 00:10:44 ] Opteron146でやってみた。 vender:AuthenticAMD CPUID:F71 x87 SSE SSE2 4.0 4.0 4.0 clk : 正規化数 + 正規化数 = 正規化数 4.0 4.0 4.0 clk : 正規化数 * 正規化数 = 正規化数 20.0 16.0 20.0 clk : 正規化数 / 正規化数 = 正規化数 4.0 4.0 4.0 clk : 非数 + 正規化数 = 非数 4.0 4.0 4.0 clk : 非数 * 正規化数 = 非数 20.0 16.0 20.0 clk : 非数 / 正規化数 = 非数 4.0 4.0 4.0 clk : 非数 + 非数 = 非数 4.0 4.0 4.0 clk : 非数 * 非数 = 非数 20.0 16.0 20.0 clk : 非数 / 非数 = 非数 4.0 4.0 4.0 clk : 正規化数 + 非正規化数 = 正規化数 147.0 141.9 141.9 clk : 非正規化数 + 非正規化数 = 非正規化数 147.0 141.9 141.9 clk : 非正規化数 * 正規化数 = 非正規化数 163.0 153.9 157.9 clk : 非正規化数 / 正規化数 = 非正規化数 4.0 4.0 4.0 clk : +∞ + 正規化数 = +∞ 4.0 4.0 4.0 clk : +∞ * 正規化数 = +∞ 20.0 16.0 20.0 clk : +∞ / 正規化数 = +∞ 4.0 4.0 4.0 clk : +∞ + +∞ = +∞ 4.0 4.0 4.0 clk : +∞ * +∞ = +∞ 366 名前：363 mailto:sage [2007/05/28(月) 00:21:12 ] >>365 さすがOpteronはx87で非数、∞を使っても遅くならないですね。 367 名前：363 mailto:sage [2007/05/28(月) 00:55:04 ] よく見るとOpteronは正規化数 + 非正規化数 = 正規化数でも遅くならないんですね。 368 名前：1 ◆.MeromIYCE mailto:sage [2007/05/28(月) 18:29:18 ] >>363 「現在、大変混み合っております。」ぐみゅう。 俺もレジスタを初期化せずにaddpsのレイテンシ測定とかやって、 「妙に遅いな」とか思ってたことがあったなあ。 マンデルブロ集合をSSEで計算するときも、 計算済みの場所はクリアしないとオーバーフローして遅くなる、 と思ってたが、SSEの∞加算・乗算はCore2でOKなのか。 今、PenMで測ってみても大丈夫っぽい。 上で書いたaddpsで遅くなったケースはCoppermineなので、 P6→PenMで改善されたのかもしれんね。 369 名前：363 mailto:sage [2007/05/28(月) 20:19:35 ] >>363はずっと混雑しているみたいなので、 こちらにもアップロードさせてもらいました。 よかったら計測してみて下さい。 sakuratan.ddo.jp/uploader/source/date41109.zip 370 名前：デフォルトの名無しさん mailto:sage [2007/05/28(月) 20:37:55 ] Opteronじゃなくても結構いける Athlon3500+ vender:AuthenticAMD CPUID:FF0 x87 SSE SSE2 4.0 4.0 4.0 clk : 正規化数 + 正規化数 = 正規化数 4.0 4.0 4.0 clk : 正規化数 * 正規化数 = 正規化数 20.0 16.0 20.0 clk : 正規化数 / 正規化数 = 正規化数 4.0 4.0 4.0 clk : 非数 + 正規化数 = 非数 4.0 4.0 4.0 clk : 非数 * 正規化数 = 非数 20.0 16.0 20.0 clk : 非数 / 正規化数 = 非数 4.0 4.0 4.0 clk : 非数 + 非数 = 非数 4.0 4.0 4.0 clk : 非数 * 非数 = 非数 20.0 16.0 20.0 clk : 非数 / 非数 = 非数 4.0 4.0 4.0 clk : 正規化数 + 非正規化数 = 正規化数 147.0 141.9 141.9 clk : 非正規化数 + 非正規化数 = 非正規化数 147.0 141.9 141.9 clk : 非正規化数 * 正規化数 = 非正規化数 163.0 153.9 157.9 clk : 非正規化数 / 正規化数 = 非正規化数 4.0 4.0 4.0 clk : +∞ + 正規化数 = +∞ 4.0 4.0 4.0 clk : +∞ * 正規化数 = +∞ 20.0 16.0 20.0 clk : +∞ / 正規化数 = +∞ 4.0 4.0 4.0 clk : +∞ + +∞ = +∞ 4.0 4.0 4.0 clk : +∞ * +∞ = +∞ 371 名前：デフォルトの名無しさん mailto:sage [2007/05/28(月) 20:54:11 ] >>370 AthlonXP3200+だとSSE2はないけどx87とSSEはほぼ同じ結果。 372 名前：1 ◆.MeromIYCE mailto:sage [2007/05/28(月) 20:59:27 ] >>369 肝心なときに役に立たないまとめサイトであった。 ・PentiumM(Dothan-ULV 1.1GHz) vender:GenuineIntel CPUID:6D6 x87 SSE SSE2 3.1 3.1 3.1 clk : 正規化数 + 正規化数 = 正規化数 5.0 4.0 5.0 clk : 正規化数 * 正規化数 = 正規化数 32.0 18.0 32.0 clk : 正規化数 / 正規化数 = 正規化数 145.5 3.1 3.0 clk : 非数 + 正規化数 = 非数 147.4 4.0 5.0 clk : 非数 * 正規化数 = 非数 151.4 9.0 9.0 clk : 非数 / 正規化数 = 非数 155.5 3.0 3.1 clk : 非数 + 非数 = 非数 157.4 4.0 5.0 clk : 非数 * 非数 = 非数 161.4 9.0 9.0 clk : 非数 / 非数 = 非数 151.5 98.0 98.0 clk : 正規化数 + 非正規化数 = 正規化数 302.8 183.4 183.4 clk : 非正規化数 + 非正規化数 = 非正規化数 302.7 185.4 187.4 clk : 非正規化数 * 正規化数 = 非正規化数 343.7 204.4 218.4 clk : 非正規化数 / 正規化数 = 非正規化数 143.5 3.1 3.1 clk : +∞ + 正規化数 = +∞ 139.4 4.0 5.0 clk : +∞ * 正規化数 = +∞ 150.4 9.0 9.0 clk : +∞ / 正規化数 = +∞ 143.5 3.0 3.1 clk : +∞ + +∞ = +∞ 139.4 4.0 5.0 clk : +∞ * +∞ = +∞ 実際にこの数字が性能に影響を与えるケースはほとんどないだろうけど、 Core2の、x87はいいからSSEを高速化したいという気持ちが見えるかな。 しかし、PenM→Core2で、レイテンシは全く変わってないな（除算以外）。 ＃お、無負荷なのにファンが回り始めた。さっきSpeedStep切ったからだ。 FPだと、1.0001をかけ続けても全然オーバーフローしないのね。 373 名前：デフォルトの名無しさん mailto:sage [2007/05/28(月) 22:51:35 ] ちょっと泣けるCeleron2GHz vender:GenuineIntel CPUID:F27 x87 SSE SSE2 5.1 4.2 4.2 clk : 正規化数 + 正規化数 = 正規化数 7.1 6.1 6.2 clk : 正規化数 * 正規化数 = 正規化数 38.1 23.2 38.2 clk : 正規化数 / 正規化数 = 正規化数 906.4 4.1 4.1 clk : 非数 + 正規化数 = 非数 883.3 6.1 6.1 clk : 非数 * 正規化数 = 非数 904.0 23.1 38.1 clk : 非数 / 正規化数 = 非数 940.7 4.1 4.1 clk : 非数 + 非数 = 非数 941.4 6.1 6.1 clk : 非数 * 非数 = 非数 994.7 23.1 38.1 clk : 非数 / 非数 = 非数 960.7 858.4 989.6 clk : 正規化数 + 非正規化数 = 正規化数 1774.2 962.5 1037.5 clk : 非正規化数 + 非正規化数 = 非正規化数 1769.8 979.7 1022.4 clk : 非正規化数 * 正規化数 = 非正規化数 1849.3 1042.8 1093.6 clk : 非正規化数 / 正規化数 = 非正規化数 845.1 4.1 4.1 clk : +∞ + 正規化数 = +∞ 868.7 6.1 6.1 clk : +∞ * 正規化数 = +∞ 926.4 23.1 38.1 clk : +∞ / 正規化数 = +∞ 869.0 4.1 4.1 clk : +∞ + +∞ = +∞ 876.8 6.1 6.1 clk : +∞ * +∞ = +∞ 374 名前：デフォルトの名無しさん mailto:sage [2007/05/28(月) 23:12:08 ] AthlonXP2400 です。 vender:AuthenticAMD CPUID:681 x87 SSE 4.0 4.0 clk : 正規化数 + 正規化数 = 正規化数 4.0 4.0 clk : 正規化数 * 正規化数 = 正規化数 20.0 16.0 clk : 正規化数 / 正規化数 = 正規化数 4.0 4.0 clk : 非数 + 正規化数 = 非数 4.0 4.0 clk : 非数 * 正規化数 = 非数 20.0 16.0 clk : 非数 / 正規化数 = 非数 4.0 4.0 clk : 非数 + 非数 = 非数 4.0 4.0 clk : 非数 * 非数 = 非数 20.0 16.0 clk : 非数 / 非数 = 非数 4.0 4.0 clk : 正規化数 + 非正規化数 = 正規化数 142.9 135.8 clk : 非正規化数 + 非正規化数 = 非正規化数 142.9 135.8 clk : 非正規化数 * 正規化数 = 非正規化数 158.9 147.8 clk : 非正規化数 / 正規化数 = 非正規化数 4.0 4.0 clk : +∞ + 正規化数 = +∞ 4.0 4.0 clk : +∞ * 正規化数 = +∞ 20.0 16.0 clk : +∞ / 正規化数 = +∞ 4.0 4.0 clk : +∞ + +∞ = +∞ 4.0 4.0 clk : +∞ * +∞ = +∞ 375 名前：デフォルトの名無しさん mailto:sage [2007/05/28(月) 23:55:02 ] AthlonXP-M 1800+でも>>374と同様 そしてまた空気を読まずにK6-2 400MHz vender:AuthenticAMD CPUID:58C x87 2.0 clk : 正規化数 + 正規化数 = 正規化数 2.0 clk : 正規化数 * 正規化数 = 正規化数 34.0 clk : 正規化数 / 正規化数 = 正規化数 4.0 clk : 非数 + 正規化数 = 非数 4.0 clk : 非数 * 正規化数 = 非数 4.0 clk : 非数 / 正規化数 = 非数 7.0 clk : 非数 + 非数 = 非数 7.0 clk : 非数 * 非数 = 非数 7.0 clk : 非数 / 非数 = 非数 3.0 clk : 正規化数 + 非正規化数 = 正規化数 20.0 clk : 非正規化数 + 非正規化数 = 非正規化数 19.0 clk : 非正規化数 * 正規化数 = 非正規化数 50.0 clk : 非正規化数 / 正規化数 = 非正規化数 4.0 clk : +∞ + 正規化数 = +∞ 5.0 clk : +∞ * 正規化数 = +∞ 7.0 clk : +∞ / 正規化数 = +∞ 6.0 clk : +∞ + +∞ = +∞ 5.0 clk : +∞ * +∞ = +∞ 376 名前：デフォルトの名無しさん [2007/05/29(火) 07:26:21 ] pc11.2ch.net/test/read.cgi/jisaku/1179911252/ 上記スレで強制NaNの計算でインテル不利にするベンチが論争を呼んでますが しかえしに極端にAMD不利にする方法を探しています。 では。 377 名前：デフォルトの名無しさん mailto:sage [2007/05/29(火) 09:08:20 ] 使われないx87が遅くても欠点ではないと思うけど、 SSEには無い命令などで、今でもx87は軽視できない、とな？ 378 名前：デフォルトの名無しさん mailto:sage [2007/05/29(火) 09:32:18 ] Pentium2 です vender:GenuineIntel CPUID:633 x87 3.0 clk : 正規化数 + 正規化数 = 正規化数 5.0 clk : 正規化数 * 正規化数 = 正規化数 32.0 clk : 正規化数 / 正規化数 = 正規化数 104.6 clk : 非数 + 正規化数 = 非数 106.6 clk : 非数 * 正規化数 = 非数 110.6 clk : 非数 / 正規化数 = 非数 114.6 clk : 非数 + 非数 = 非数 116.6 clk : 非数 * 非数 = 非数 120.6 clk : 非数 / 非数 = 非数 113.6 clk : 正規化数 + 非正規化数 = 正規化数 216.6 clk : 非正規化数 + 非正規化数 = 非正規化数 217.6 clk : 非正規化数 * 正規化数 = 非正規化数 258.7 clk : 非正規化数 / 正規化数 = 非正規化数 103.6 clk : +∞ + 正規化数 = +∞ 101.6 clk : +∞ * 正規化数 = +∞ 111.6 clk : +∞ / 正規化数 = +∞ 103.6 clk : +∞ + +∞ = +∞ 101.6 clk : +∞ * +∞ = +∞ 379 名前：デフォルトの名無しさん mailto:sage [2007/05/29(火) 11:04:27 ] くそ、お前らのせいでMMX Pentiumを探したくなって、 しかも見つけてしまったではないか。 ちょっとﾏﾏﾝ探してくるﾉｼ 380 名前：363 mailto:sage [2007/05/29(火) 20:51:43 ] たくさんの計測結果ありがとう。 AMDのCPUは昔からNaN,∞に強いんですね。 特にK6-2は非正規化数もかなり速いですね。 Netburstは強烈に遅くなりますね…(汗) ただNetburstでもSSE,SSE2を使えばNaN,∞は問題ないですね。 381 名前：デフォルトの名無しさん mailto:sage [2007/05/29(火) 21:22:56 ] Athlon64X2 3800+@939だと>>370と同じだった vender:AuthenticAMD CPUID:FB1 x87 SSE SSE2 382 名前：デフォルトの名無しさん mailto:sage [2007/05/30(水) 02:17:48 ] >>379 ﾜｸﾃｶ 383 名前：デフォルトの名無しさん mailto:sage [2007/05/30(水) 23:09:59 ] 河童800 vender:GenuineIntel CPUID:686 x87 SSE 3.0 3.0 clk : 正規化数 + 正規化数 = 正規化数 5.0 4.0 clk : 正規化数 * 正規化数 = 正規化数 32.0 18.0 clk : 正規化数 / 正規化数 = 正規化数 107.5 3.0 clk : 非数 + 正規化数 = 非数 109.4 4.0 clk : 非数 * 正規化数 = 非数 113.6 9.0 clk : 非数 / 正規化数 = 非数 115.5 3.0 clk : 非数 + 非数 = 非数 117.5 4.0 clk : 非数 * 非数 = 非数 121.6 9.0 clk : 非数 / 非数 = 非数 115.4 78.5 clk : 正規化数 + 非正規化数 = 正規化数 220.6 136.4 clk : 非正規化数 + 非正規化数 = 非正規化数 221.9 138.5 clk : 非正規化数 * 正規化数 = 非正規化数 263.6 158.6 clk : 非正規化数 / 正規化数 = 非正規化数 106.5 3.0 clk : +∞ + 正規化数 = +∞ 105.5 4.0 clk : +∞ * 正規化数 = +∞ 113.4 9.0 clk : +∞ / 正規化数 = +∞ 106.5 3.0 clk : +∞ + +∞ = +∞ 105.4 4.0 clk : +∞ * +∞ = +∞ 384 名前：デフォルトの名無しさん mailto:sage [2007/05/31(木) 09:21:01 ] やべ、ﾏﾏﾝ見っける前にこっちに持って行きたくなっちまったｗ ttp://www.faith-go.co.jp/sale/20th_cpu.asp 385 名前：363 mailto:sage [2007/05/31(木) 20:38:14 ] >>383 あれ？CoppermineでもSSEはNaN,∞で問題ないですね…。 386 名前：デフォルトの名無しさん mailto:sage [2007/05/31(木) 22:53:54 ] Tualatin(P3-s)の1.13GHz vender:GenuineIntel CPUID:6B1 x87 SSE 3.0 3.0 clk : 正規化数 + 正規化数 = 正規化数 5.0 4.0 clk : 正規化数 * 正規化数 = 正規化数 32.0 18.0 clk : 正規化数 / 正規化数 = 正規化数 105.2 3.0 clk : 非数 + 正規化数 = 非数 107.2 4.0 clk : 非数 * 正規化数 = 非数 111.2 9.0 clk : 非数 / 正規化数 = 非数 115.2 3.0 clk : 非数 + 非数 = 非数 117.2 4.0 clk : 非数 * 非数 = 非数 121.3 9.0 clk : 非数 / 非数 = 非数 114.2 77.6 clk : 正規化数 + 非正規化数 = 正規化数 221.4 134.2 clk : 非正規化数 + 非正規化数 = 非正規化数 222.4 136.2 clk : 非正規化数 * 正規化数 = 非正規化数 263.4 155.2 clk : 非正規化数 / 正規化数 = 非正規化数 104.2 3.0 clk : +∞ + 正規化数 = +∞ 102.2 4.0 clk : +∞ * 正規化数 = +∞ 112.2 9.0 clk : +∞ / 正規化数 = +∞ 103.6 3.0 clk : +∞ + +∞ = +∞ 102.2 4.0 clk : +∞ * +∞ = +∞ 387 名前：デフォルトの名無しさん mailto:sage [2007/06/03(日) 09:03:50 ] > AMDのCPUは昔からNaN,∞に強いんですね。 幾ら強くても普通にそれ使わないからムダw 388 名前：デフォルトの名無しさん mailto:sage [2007/06/03(日) 09:17:01 ] つかなんでNANとINF食うとストールするんだろ 389 名前：デフォルトの名無しさん mailto:sage [2007/06/03(日) 11:37:56 ] >388 どこかで場合わけして、該当したらマイクロコードに飛ぶんじゃない? 390 名前：デフォルトの名無しさん mailto:sage [2007/06/03(日) 16:02:44 ] MMX Pentium 166MHz vender:GenuineIntel CPUID:543 x87 3.0 clk : 正規化数 + 正規化数 = 正規化数 3.0 clk : 正規化数 * 正規化数 = 正規化数 33.0 clk : 正規化数 / 正規化数 = 正規化数 70.1 clk : 非数 + 正規化数 = 非数 70.1 clk : 非数 * 正規化数 = 非数 71.1 clk : 非数 / 正規化数 = 非数 102.1 clk : 非数 + 非数 = 非数 102.1 clk : 非数 * 非数 = 非数 104.1 clk : 非数 / 非数 = 非数 76.0 clk : 正規化数 + 非正規化数 = 正規化数 184.1 clk : 非正規化数 + 非正規化数 = 非正規化数 181.1 clk : 非正規化数 * 正規化数 = 非正規化数 214.1 clk : 非正規化数 / 正規化数 = 非正規化数 66.1 clk : +∞ + 正規化数 = +∞ 75.1 clk : +∞ * 正規化数 = +∞ 83.1 clk : +∞ / 正規化数 = +∞ 75.1 clk : +∞ + +∞ = +∞ 70.1 clk : +∞ * +∞ = +∞ 391 名前：デフォルトの名無しさん mailto:sage [2007/06/10(日) 10:14:59 ] >>389 そういえばそんな物あったね、もうね、すっかり失念。 392 名前：1 ◆.MeromIYCE mailto:sage [2007/06/11(月) 11:41:04 ] Coppermine-128K Celeron-400MHz vender:GenuineIntel CPUID:681 x87 SSE 3.0 3.0 clk : 正規化数 + 正規化数 = 正規化数 5.0 4.0 clk : 正規化数 * 正規化数 = 正規化数 32.0 18.0 clk : 正規化数 / 正規化数 = 正規化数 104.6 3.0 clk : 非数 + 正規化数 = 非数 106.6 4.0 clk : 非数 * 正規化数 = 非数 110.6 9.0 clk : 非数 / 正規化数 = 非数 115.6 3.0 clk : 非数 + 非数 = 非数 117.6 4.0 clk : 非数 * 非数 = 非数 121.6 9.0 clk : 非数 / 非数 = 非数 113.6 77.6 clk : 正規化数 + 非正規化数 = 正規化数 215.6 133.6 clk : 非正規化数 + 非正規化数 = 非正規化数 216.6 135.6 clk : 非正規化数 * 正規化数 = 非正規化数 257.6 154.6 clk : 非正規化数 / 正規化数 = 非正規化数 103.6 3.0 clk : +∞ + 正規化数 = +∞ 101.6 4.0 clk : +∞ * 正規化数 = +∞ 111.6 9.0 clk : +∞ / 正規化数 = +∞ 103.6 3.0 clk : +∞ + +∞ = +∞ 101.6 4.0 clk : +∞ * +∞ = +∞ >>368は、たまたま非正規化数で測ってしまって勘違いしたのかな。 >>383とほぼ同じだ。こちらが少し速いのは、クロックの差か、ステッピングか、測定誤差か。 むしろ>>378に近い数字だ。 >>390 性格はP6と同じっぽいね。やはり古いだけあってクロック当たりの性能はいいけど。 小数点以下の数字が、みんな１なのが面白い。 393 名前：1 ◆.MeromIYCE mailto:sage [2007/06/11(月) 14:01:42 ] >>376 テーマとしては面白いね。 K8に対して、Northwoodが勝つにはadd eax,eaxを繰り返せばクロック当たりで倍の性能になる。 K8に対してPentiumMが勝つには、paddd mm0,mm0を繰り返せばこれも倍。 あとは排他キャッシュの弱点をえぐり出すことかな。 Prescottが勝つのはどうするんだろ。 別にadd eax,eaxでもクロック当たりで互角だから、高クロック型のPrescottが勝ちと言えるけど、 どうせならクロック当たりの性能でも勝つのを考えたいよな。 単にL2帯域で比べてもいいが、それじゃ面白くない。K8は弱点少ないから攻めにくいねえ。 394 名前：デフォルトの名無しさん mailto:sage [2007/06/11(月) 14:29:43 ] 俺はAMDユーザーだからIntelに負けて欲しいな。 395 名前：・∀・）っ-○◎● mailto:sage [2007/06/11(月) 21:51:03 ] ららびー 396 名前：デフォルトの名無しさん mailto:sage [2007/06/12(火) 00:10:28 ] そういえば団子のサイトのRSSっておかしくね？ 397 名前：デフォルトの名無しさん mailto:sage [2007/06/12(火) 00:12:00 ] 団子ちゃんのサイトなんてあったの！？ ちょー見てー！　アドレス教えて！ 398 名前：・∀・）っ-○◎● mailto:sage [2007/06/12(火) 00:14:29 ] SPAMトラックバック掃除したときに消したまんまだ なんか記事更新すれば再生成されるからマットれ ネタは>>395 399 名前：デフォルトの名無しさん mailto:sage [2007/06/12(火) 00:35:24 ] ぐぐったら www.sourcream.jp/archives/2007/03/00081.php これがトップにきたんだけど、団子ちゃんってこんなにめんこかったのか！　(*´Д｀*) 400 名前：・∀・）っ-○◎● mailto:sage [2007/06/12(火) 07:35:36 ] 掃除前の記事はRSSに出ないみたいだね。 401 名前：デフォルトの名無しさん mailto:sage [2007/06/15(金) 00:20:45 ] pc11.2ch.net/test/read.cgi/mac/1159817811/794 Page31 Gesherの 7 DP Flop/cycle/core の内訳を予想してみた FPADD: 2 DP(4 SP) FPMUL: 2 DP(4 SP) Dot Product@SSE4.1: 3 DP(7 SP) 402 名前：401 mailto:sage [2007/06/15(金) 01:43:25 ] Dot Product(内積)命令については以下の資料を参照 Page18 https://intel.wingateweb.com/published/BMAS005/BMAS005_100Eng.pdf Page65-70 softwarecommunity.intel.com/isn/Downloads/Intel%20SSE4%20Programming%20Reference.pdf 403 名前：・∀・）っ-○◎● mailto:sage [2007/06/21(木) 23:39:39 ] P35マザーで組んだけどなんか人柱依頼ある？ ＃E6420を2.66GHzで動かしてたりするんだがｗｗｗｗ 404 名前：1 ◆.MeromIYCE mailto:PPGZsage [2007/06/22(金) 00:01:08 ] >>403 こういうときのために平素から測定プログラムを作っておくんだったと後悔しきり。 とはいえ最近、自分で高速化する需要が減ってたりする。 やはり自分で何か作って、それを高速化したいとなって初めて クロック測定の意欲が出てくるんだなあと、このごろ思うのです。 ＃ららびーでマンデルブロ集合描かせるくらいしか夢がない。 405 名前：・∀・）っ-○◎● mailto:sage [2007/06/22(金) 00:19:46 ] ちょうどVista x64動かしてるから命令長ネックの検証でもしてみるのも手だと思うけど 406 名前：1 ◆.MeromIYCE mailto:sage [2007/06/22(金) 00:38:27 ] うお！64bitOSかよ。それを先に言え。 つっても俺は環境なしにコード書けるほど器用じゃない。すまん。 407 名前：デフォルトの名無しさん mailto:sage [2007/06/23(土) 16:49:54 ] そこでVMwareに64bitLinuxですよ 408 名前：・∀・）っ-○◎● mailto:sage [2007/06/23(土) 18:29:39 ] アレってx64非対応の石でも使えたっけ？ QEMUならx64エミュレータあるね 409 名前：デフォルトの名無しさん mailto:sage [2007/06/24(日) 11:02:21 ] >>408 今時amd64非対応の石なんて使ってないだろ。 32bitOSの上でも64bitOS動かせるからそうしろってこと。 410 名前：デフォルトの名無しさん mailto:sage [2007/06/24(日) 16:29:52 ] 動かせないよ 411 名前：・∀・）っ-○◎● mailto:sage [2007/06/24(日) 16:46:56 ] GeodeやCore (2じゃないほう) Duo/Soloは非対応だよ。 モバイル用途ではまだまだ現役。 てか1の中の人のPCはLV Dothanじゃなかったっけ 412 名前：デフォルトの名無しさん mailto:sage [2007/06/24(日) 17:50:13 ] >>410 VMwareなら動かせるよ。 413 名前：デフォルトの名無しさん mailto:sage [2007/06/24(日) 19:53:29 ] VMWareはx64が使えれば動かせるな 414 名前：デフォルトの名無しさん mailto:sage [2007/06/24(日) 23:28:14 ] C2DだけどXP(32bit)の上ではx64版の犬がインストールできなかった 415 名前：デフォルトの名無しさん mailto:sage [2007/06/24(日) 23:43:40 ] >>414 ちゃんとVTをオンにしているんだろうな。 416 名前：デフォルトの名無しさん mailto:sage [2007/06/25(月) 00:11:55 ] え、VMware使ったら32bitのホストOSの上で64bitのゲストOS動かせんの？ 今までホストも64bitじゃないと無理だと思ってたんだが。 417 名前：デフォルトの名無しさん mailto:sage [2007/06/25(月) 00:21:11 ] お前の思いこみを吐露しろなんて誰もいってないぞ。 418 名前：410 = 414 mailto:sage [2007/06/25(月) 00:34:19 ] >>415 うっ、、、してなかった；； 419 名前：デフォルトの名無しさん mailto:sage [2007/06/27(水) 19:19:27 ] 531 ：Socket774：2007/06/27(水) 17:29:08 ID:7g9GfI7V ・・・Barcelonaの値段出てるみたいだけど、そんなに高くないか。 ただ、上位は消費電力も性能も値段もウンコだな。 2340 1.9GHz 95W　$320 2350 2.0GHz 95W　$390 2352 2.1GHz 95W　$450 2354 2.2GHz 95W　$610 2356 2.3GHz 95W　$795 2358 2.4GHz 120W $1180 2360 2.5GHz 120W TBA 537 ：Socket774：2007/06/27(水) 18:11:48 ID:V0//xVyS >>531 登場時期も書いてやれ。 9月10日 2340 1.9GHz 95W　$320 2350 2.0GHz 95W　$390 10月 2352 2.1GHz 95W　$450 2354 2.2GHz 95W　$610 たぶん年内 2356 2.3GHz 95W　$795 2358 2.4GHz 120W $1180 すぐには出ない 2360 2.5GHz 120W TBA 420 名前：・∀・）っ-○◎● mailto:sage [2007/06/29(金) 02:25:42 ] 強気すぎるだろｗｗｗｗｗｗ Q6600ですら95Wで266ドルになるのに。 AMDのTDPはK10からIntelと共通化したとか。 421 名前：デフォルトの名無しさん mailto:sage [2007/06/29(金) 03:37:55 ] 何で１PのQ6600が出てくるのか 422 名前：・∀・）っ-○◎● mailto:sage [2007/06/29(金) 03:41:32 ] ああ2Way Opteronか。 と思ってXeonの改定価格みてきた。 Conroe/Kentsfieldと大して変わらんじゃないか AMDの中の人正気？ 423 名前：デフォルトの名無しさん mailto:sage [2007/06/29(金) 20:42:38 ] 596 ：MACオタ：2007/06/29(金) 19:11:00 ID:hM78bIG1 最近の書き込みを読む限り、やっとこのスレも現実を直視できる普通のヒトが増えてきたすね。 アム虫と呼ばれた連中が出て行ってくれたのわ結構な話す。 さてBarcelona搭載予定のSUNの"Constellation System"のニュースわ周知のことと思うす。 japan.cnet.com/news/ent/story/0,2000056022,20351637,00.htm TACC (Texas Advanced Computing Center)のサイトで仕様の詳細を読むと、 www.tacc.utexas.edu/resources/hpcsystems/#ranger 　・13,152プロセッサ 　・クアドコアアップグレード版で予想ピーク性能: 421TFlops これから動作クロックを計算すると、Barcelonaわコアあたり4-flopsすから、 　420 x 10^3 [GFlops] / ( 13,152 [processors] x 4 [core] * 4 [flops/core] ) 〜 2.0 [GHz] となるす。 今年いっぱいわ、最重要顧客向ですら提供できるのが2GHzということが判るす。 424 名前：デフォルトの名無しさん mailto:sage [2007/06/30(土) 02:55:43 ] techreport.com/onearticle.x/12777 xeonに信頼性なんて無いんですかねぇ… 425 名前：デフォルトの名無しさん mailto:sage [2007/06/30(土) 08:30:27 ] Various developers are busy implimenting workarounds for serious bugs in Intel's Core 2 cpu. 信頼性が無いのはお前の頭だと思う... 426 名前：デフォルトの名無しさん mailto:sage [2007/06/30(土) 12:07:39 ] >>425 テオ様が痛い人なのは同意だけど、技術的な嘘を付くような人ではないと思うぞ。 OS作成者から見て嫌なバグとアプリケーション開発者からみて嫌なバグは違うし。 427 名前：MACオタ＞426 さん mailto:sage [2007/06/30(土) 14:46:11 ] >>426 　　---------------- 　　OS作成者から見て嫌なバグとアプリケーション開発者からみて嫌なバグ 　　---------------- そういった問題ですら無いみたいすけど。。。 www.geocities.jp/andosprocinfo/wadai07/20070630.htm 　　================= 　　まあ，ハードのバグと言えばバグですが，リザーブの値を書き込んでいるBIOSだってバグ 　　だよねという感じのバグです。 　　================= 428 名前：デフォルトの名無しさん mailto:sage [2007/06/30(土) 16:42:14 ] NHK「本日未明、ド田舎村で不発弾が発見されそれを自衛隊が処理しました。」 >>424「日本って超危険な国家だったんだ。国外に脱出せねば。」 429 名前：デフォルトの名無しさん mailto:sage [2007/07/02(月) 20:18:34 ] このスレで話題になってたと思うけどBarcelonaのL3接続図 ttp://opentechpress.jp/enterprise/article.pl?sid=07/07/02/0831208&from=rss これ、なんの資料から取り出したのかわからんけど全部L3経由になってんの。 真実はどこにー。 430 名前：デフォルトの名無しさん mailto:sage [2007/07/02(月) 20:25:06 ] 見つけた。これだわ。 ttp://multicore.amd.com/us-en/AMD-Multi-Core/Products/Barcelona.aspx オフィシャル画像だからそうなんだろーなー。 マルチコア且つマルチチップを念頭に置いたらこうなったって感じなのかなあ。 個人的には4コアで十分だからあとはメモリバス幅を広げるためだけの ブリッジコアみたいなのが出て欲しい。 431 名前：デフォルトの名無しさん mailto:sage [2007/07/02(月) 22:39:47 ] >>429 IntelもL$2経由で接続するし、HT経由より速いんじゃないか? 432 名前：デフォルトの名無しさん mailto:sage [2007/07/06(金) 02:54:28 ] >>430 こう考えるんだ。 各種I/OもCPU内蔵キャッシュの恩恵にあずかれると。 433 名前：デフォルトの名無しさん mailto:sage [2007/07/06(金) 04:14:58 ] ライトバックだったらイヤだな 434 名前：デフォルトの名無しさん mailto:sage [2007/07/06(金) 06:44:48 ] >>432 バカ？ 435 名前：デフォルトの名無しさん mailto:sage [2007/07/07(土) 03:14:12 ] >>434 ネタにマジレスかこわるい 436 名前：デフォルトの名無しさん mailto:sage [2007/07/18(水) 20:56:33 ] 532 ：名無しさん＠５周年：2007/07/16(月) 06:50:45 NVIDIA、G80ベースのHPC向けGPU「Tesla」　〜PCI Expressカードタイプから1Uラックまで pc.watch.impress.co.jp/docs/2007/0621/nvidia.htm 535 ：名無しさん＠５周年：2007/07/16(月) 16:37:16 >>532 1,499ドルか 日本円にすると18万円くらいか これってコストパフォーマンスいい方？ 536 ：名無しさん＠５周年：2007/07/16(月) 17:31:25 単精度もろくに実装してないゴミに18万も払ってどうするの 537 ：名無しさん＠５周年：2007/07/17(火) 14:09:58 >>536　倍精度の間違いだろ どのへんが導入するんだろうねコレ 539 ：名無しさん＠５周年：2007/07/18(水) 13:55:41 >>537 developer.download.nvidia.com/compute/cuda/1_0/NVIDIA_CUDA_Programming_Guide_1.0.pdf For addition and multiplication, only round-to-nearest-even and round-towards-zero are supported via static rounding modes directed rounding towards +/- infinity is not supported 437 名前：デフォルトの名無しさん mailto:sage [2007/07/19(木) 00:27:25 ] vtuneの話はここでいいですかね 438 名前：・∀・）っ-○◎● mailto:sage [2007/07/20(金) 01:19:22 ] 同じ18万ならAmiga最上位版買うな 439 名前：デフォルトの名無しさん mailto:sage [2007/07/20(金) 01:33:38 ] 同じ18万なら8800GTX搭載Core2Duo搭載のPC一台組むな。 440 名前：デフォルトの名無しさん [2007/08/08(水) 10:58:52 ] age 441 名前：デフォルトの名無しさん mailto:sage [2007/08/18(土) 18:37:56 ] AMD K10 Micro-Architecture www.xbitlabs.com/articles/cpu/display/amd-k10.html 442 名前：1 ◆.MeromIYCE mailto:sage [2007/08/19(日) 09:50:31 ] >>441 ピークIPCこそ3のままだが、32byteフェッチとSSEがDirectPathになるのが大きい。 SSEのロードも高速化されるし、命令の流れは相当スムースになると思う。 シャッフル系SSEの性能が気になるところ。 スタックエンジンに当たるものは、Intelと少し違うように見えるが、 そもそもIntelのやつも、どの程度スタックのオーバーヘッドが残るのか知らないしな。 サーバー向け4コアをターゲットに最適化してるっぽいから、 最初の一般向けデュアルコアの勝負では微妙な感じもする。 まあ、そのうち4コアが主流になるだろうから長期的にはむしろ有利か。 ＃てかクロックがもうちょっと上がらないときつい気が・・・ 443 名前：MACオタ＞1 さん mailto:sage [2007/08/19(日) 12:50:50 ] >>442 以前から疑問だったすけど、立ち寄ったついでに質問させていただくす。 　　--------------------- 　　ピークIPCこそ3のままだが、 　　--------------------- AMDのプロセッサの場合issue queue(x86的にわROBすか？)にわロードと演算命令が マージされたMacro-Opsとして格納され、実行時に2つのMicro-Opsに分解されるす。 これってIPC的にわ6命令と数えないすか？ 444 名前：デフォルトの名無しさん mailto:sage [2007/08/19(日) 14:30:03 ] それはインテル流に言えばUPC(micro-ops per cycle)。 445 名前：デフォルトの名無しさん mailto:sage [2007/08/19(日) 14:38:03 ] MACオタがマイクロアーキテクチャをよく理解していないということがわかるな。 >>1のいっているピークIPCとはプロセッサのパイプラインにおいて 理論的に持続可能な命令レートを指しているので、IPC=3にほかならない。 446 名前：デフォルトの名無しさん mailto:sage [2007/08/19(日) 15:26:10 ] あんま関係ないけど最近IPCって言葉が乱用されすぎだよね。 大原氏が発端だと思うけど、プロセッサの内部の話でIPCという言葉は不適切だと思う。 ○○並列とか○○issueみたいにハード的な見地の用語で統一してほしい。 IPCはソフトを走らせたときの話でよくでてくる用語だからなあ。 特に内部ステージで局所的に命令がいくら流れようがIPC(=ソフトから見える)には影響しないわけで。 447 名前：デフォルトの名無しさん mailto:sage [2007/08/19(日) 15:29:03 ] ○○並列というのはないか。 ○○wayというも今時のプロセッサにはアレだし。 retire/cycleとか使っているのは最近みた。 448 名前：デフォルトの名無しさん mailto:sage [2007/08/19(日) 17:48:42 ] リタイアメントuOPs数で比較する？ 449 名前：1 ◆.MeromIYCE mailto:sageこのスレへの書き込み初めてじゃね？ [2007/08/19(日) 19:59:46 ] >>443 俺が言ったのは、1clkにつきx86命令を（持続的に）3つを超えては処理できないということ。 ところで、最近自作板でも面白い話題が少ないねー。 まあ、>>446みたいなことは俺も思う。 命令の単位が、x86命令か、Macro-Opsか、Micro-Opsか、スタックエンジン等は含めるのか、 好きな命令か、与えられた命令か、持続できる性能か、瞬間的な性能か、平均的な性能か、 単にIPCと書いたときは、これらのことを省略して書いたことになるわけですな。 >>442では、このスレなら（言葉が適切かどうかはともかく）言いたいことが簡単に伝わると思って使った。 ニュアンスとしては、K8のデコード・発行・ALU・リタイヤのユニットがきれいに3つずつであるように 今度のAMDが出す新CPUも「3つずつ」という構造は同じっぽいなあ、という感じ。 わかりにくいならすまんかった。 450 名前：MACオタ＞1 さん mailto:sage [2007/08/19(日) 20:45:04 ] >>449 かなり初期からMicro-ops fusion相当の機能を持つ命令処理ユニットを備えていたAMDのアーキテクチャわ、 比較的小さな進歩でx86命令換算でのIPCを上げる潜在能力を持つと思うという話だったすけど。K8Lのレベル でわ望み薄すか。。。 　　-------------------------- 　　単にIPCと書いたときは、これらのことを省略して書いたことになるわけですな。 　　-------------------------- ベンチマークとして広く使われるDhrystoneだと、結果の単位わMIPSでも異なるアーキテクチャを比較するために 標準システムでの結果との比を取っているだけすから、深く考える必要も無いかと思うす。 451 名前：1 ◆.MeromIYCE mailto:sageMACオタと話すの久しぶりでﾅﾂｶｼｽ [2007/08/19(日) 21:23:57 ] >>450 いや平均IPCは上がるでしょ。 Core2みたいなマクロフュージョンがないならピークIPCを上げることは無理だけど。 でも、ピークIPCを上げる目的は、平均IPCを上げることだから無問題。 > 深く考える必要も無いかと思うす。 Dhrystoneの話とわかっていてそのベンチ内容も知っている読み手ならいいが、 そうでないときの乱用が最近目立つから困ると言っているのだ。 452 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/19(日) 21:27:52 ] 白い変人ことだんごです。 賞味期限切れてることは内緒です。 453 名前：デフォルトの名無しさん mailto:sage 素直にMACヲタはうっとおしいといえよw [2007/08/21(火) 14:53:32 ] >>451 454 名前：デフォルトの名無しさん mailto:sage んなことは言うまでもないっしょ [2007/08/21(火) 15:14:50 ] 455 名前：デフォルトの名無しさん mailto:sage [2007/08/22(水) 21:27:19 ] これと xchg edx, [eax] これ mov ecx, [eax] mov [eax], edx mov edx, ecx どっちが早い 456 名前：デフォルトの名無しさん [2007/08/22(水) 21:32:55 ] なんか、デジャヴが 457 名前：デフォルトの名無しさん [2007/08/22(水) 21:37:00 ] 319 名前：名無したん(;´Д｀)ﾊｧﾊｧ[sage] 投稿日：2007/08/22(水) 16:08:34 ID:aEA9W/2t ttp://kissho2.xii.jp/20/src/2yoshi2512.7z.html　目欄 344 名前：名無したん(;´Д｀)ﾊｧﾊｧ[sage] 投稿日：2007/08/22(水) 18:55:20 ID:YevU/rPG >>319はウイルス。拡張子が怪しすぐる らき☆すた 27 sakura03.bbspink.com/test/read.cgi/ascii2d/1187586266/ 458 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/23(木) 00:16:27 ] >>455 んなもんCPUによる 少なくともP6系アーキでは前者はストールしまくりんぐ ところで計測くらい自分でできるよな？ 459 名前：1 ◆.MeromIYCE mailto:sage別にうっとうしくないが [2007/08/23(木) 10:13:19 ] xchg edx, [eax] は19clkとかかかって、何でこんなに遅いんだと思ったら、 LOCKがかかるのね（詳しい動作は知らんけど）。 早くデュアルコア欲しいなあ。 460 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 22:12:01 ] These improvements should help K10 execute programs written in high-level object-oriented code much faster. Unfortunately, it is very hard to objectively estimate the efficiency of the K10 branch prediction unit, but according to some data, it may be lower in some cases than by Intel processors. 他にもあるが全体的にK8Lは劣化版Coreって感じだな。 あ、プロセサコアの話ね。念のため。 461 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/25(土) 22:23:17 ] Pentium Mで導入された間接分岐の予測器をようやく採用したのか 462 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 22:28:38 ] 間接分岐の予測自体は以前からあるけどな 前回と同じ場所に分岐するという簡素なものだけど 463 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/25(土) 22:37:33 ] Quick and Dirty Quad-Core "Penryn" Benchmarks www.dailytech.com/article.aspx?newsid=8585 SSE4とか除算とか使わない限り速さは実感できないかなこれ。 ICC10のsmmintrin.hとnmmintrin.hでSSE4利用可能っぽい。 464 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 23:18:13 ] ICL10ちゃうの？ 465 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 23:26:40 ] >>464 ICLってなに? IntelCompilerのことなら、通常iccというと思うのだけれど。 466 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 23:29:12 ] コマンド名っしょ。 LinuxがccをもじってiccでWindowsがVisual C++のコマンド名clをもじってicl。 467 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/25(土) 23:29:27 ] EXEの名前がicl.exe Visual C++の略称がclだと思ってるんだよきっと。 468 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/08/25(土) 23:30:16 ] >>466 ICCはIntel C/C++ Compilerの頭文字とったものだと思ってたが 469 名前：デフォルトの名無しさん mailto:sage [2007/08/25(土) 23:34:35 ] ccがc compilerなんだからモジってようがモジってまいが Intel C/C++ Compilerで間違っちゃいないでしょ。 470 名前：デフォルトの名無しさん mailto:sage [2007/08/28(火) 01:54:00 ] Linux/ICC,Win/ICLで使い分けることはあるにしろどっちでも通じると思ってた まぁどうでもいいじゃん 471 名前：デフォルトの名無しさん mailto:sage [2007/08/28(火) 14:36:41 ] 確かにどっちでもいいが コマンド名的にはどう考えてもiccのが美しい 472 名前：デフォルトの名無しさん mailto:sage [2007/08/28(火) 19:56:45 ] oic 473 名前：デフォルトの名無しさん mailto:sage [2007/08/29(水) 23:49:38 ] コンピュータアーキテクチャの話 (91) シフト回路(シフター) journal.mycom.co.jp/column/architecture/091/index.html > 例えば、IntelのCore 2プロセサのデータシートでは、ADD/SUBは > 1サイクル(短い場合は0.5サイクルの命令もある)で終わるのであ > るが、シフト命令は4サイクルを必要としている。 正確には、Core 2のデータが書かれている "Intel(R) 64 and IA-32 ArchitecturesOptimization Reference Manual" developer.intel.com/products/processor/manuals/index.htm のWillamette/Northwood(Family_Model:0F_02H)のデータだと思われる 少し紛らわしい 474 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 10:08:44 ] >少し紛らわしい どころじゃないんじゃね？ 475 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 16:09:22 ] 実際のところはダンゴさんにピシっと語っていただこう 476 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 16:51:24 ] ttp://pc.watch.impress.co.jp/docs/2007/0830/amd2.htm AMD、新たなx86拡張命令セット「SSE5」〜「Bulldozer」コアに搭載予定 まったクソややこしいことしくさるな、AMDは。 477 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 18:20:22 ] オペランドが増えているのにソースの一つにメモリを指定出来るのが面白いな。 478 名前：デフォルトの名無しさん mailto:sage [2007/08/30(木) 20:04:45 ] PCMOVはMMXのころから欲しかった機能だ 479 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/02(日) 08:22:23 ] Intelは放置する 480 名前：デフォルトの名無しさん mailto:sage [2007/09/02(日) 09:05:51 ] CMOVPS/PDがないな 481 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/02(日) 10:32:14 ] CPUID EAX:80000001に定義ビットがあるようなものをIntelが採用するわけがない。 （唯一の例外はx64回り） 482 名前：デフォルトの名無しさん mailto:sage [2007/09/02(日) 17:37:18 ] >>481 期待して自分が傷つきたくないだけでしょ。 483 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/02(日) 17:58:06 ] 本質的にはこうなんだよ Intel： SSSE3+SSE4.1+SSE4.2 AMD： SSE4A+SSE5A というかどうみてもAMDが無断で使った名前です。本当にありがとうございました。 「3DNow! 128」にしてくれ。 484 名前：デフォルトの名無しさん mailto:sage [2007/09/02(日) 18:32:26 ] いや、むしろIntelのと比較するとDSPNow!だな。 485 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/02(日) 18:35:38 ] 確かに内積演算なんかはIntelのがリッチに見える。 AMDのはIBMがかんでるせいかAltiVecっぽいオペレーションが統合されてる。 486 名前：デフォルトの名無しさん mailto:sage [2007/09/02(日) 18:45:10 ] ダンゴさんが語るとスレが引き締まるな 487 名前：・∀・）っ[486] mailto:だんごだんごだんごだんごsage [2007/09/02(日) 18:51:17 ] なにこいつ 488 名前：デフォルトの名無しさん mailto:sage [2007/09/03(月) 20:01:32 ] Intel64に続いてSSE5の登場か・・・言ったもん勝ちだな 489 名前：デフォルトの名無しさん mailto:sage [2007/09/06(木) 00:38:03 ] x64をAMD64と呼び SIMD拡張をSSE5と呼ぶ こういう挑発ばっかしてないでさっさとK10出せ 490 名前：デフォルトの名無しさん mailto:sage [2007/09/06(木) 12:18:22 ] >>489 x64ってめちゃくちゃダサいっていうか意味不明だろ。 xってなんだ？ 491 名前：デフォルトの名無しさん mailto:sage [2007/09/06(木) 12:32:09 ] x86-64と書くのが自分のお気に入り。 492 名前：デフォルトの名無しさん mailto:sage [2007/09/06(木) 16:48:16 ] ちょｗｗｗそれお気に入りでもなんでもないだろ 493 名前：デフォルトの名無しさん mailto:sage [2007/09/07(金) 22:29:34 ] いっそx68にすべきだったな 494 名前：デフォルトの名無しさん mailto:sage [2007/09/08(土) 01:57:37 ] リトルエンディアンのアーキテクチャに68と付けるな！ 495 名前：デフォルトの名無しさん mailto:sage [2007/09/08(土) 12:04:53 ] Intel Core2 Duo E6800 496 名前：デフォルトの名無しさん mailto:sage [2007/09/10(月) 22:54:10 ] techreport.com/articles.x/13176 www.anandtech.com/IT/showdoc.aspx?i=3091 www.anandtech.com/cpuchipsets/showdoc.aspx?i=3092 www.tecchannel.de/server/prozessoren/1729224/ 497 名前：1 ◆.MeromIYCE mailto:sage [2007/09/17(月) 11:16:06 ] いよいよベールを脱ぐIntelの次期CPU「Nehalem」 pc.watch.impress.co.jp/docs/2007/0916/kaigai386.htm Nehalemについて。 ネイティブクアッドコアということで、ノート用のデュアルコアをうまく作れるかに注目したい。 まあ、ノートは当面Core2一本で行くような気がするけど。 キャッシュは共有8MB。今のCore2は65nmで4MB、45nmのPenrynで6MBなので、 45nmから始まるNehalemでは妥当なところだろう。 拡張命令は、MeromのSSSE3、PenrynのSSE4に続いて、ATAという特定用途向けを載せる。 下の記事では、CRCチェックをすると言われている。 pc.watch.impress.co.jp/docs/2006/1004/kaigai307.htm 各コアにSMTを載せているというのが驚きだ。 4コア*2で8スレッドを並列実行できることになる。 これは、Core2の弱点であった命令フェッチをかなり強化していると思っていいだろう。 「Turbo Mode」については不明ということだが、IDAの改良版だろう。 Vistaでも働くようになるかなあ。この辺りは、OSの協力も欲しいところではある。 TDPは最大のもので130W。今とあまり変わらない感じだ。 そして、ついにメモリコントローラが統合された。3チャネルのDDR3となる。 その他の入出力はIntel QuickPath interconnectというシリアルインターフェイスになる。 よくわからんが、最近のボトルネックらしいので、かなり強化される模様。 個人的には、コア数のバリエーションとキャッシュ構造が一番気になるところだ。 ＃最近こういう記事がなかったんで、既出情報も多いのに全然覚えてなかった。。 498 名前：デフォルトの名無しさん mailto:sage [2007/09/17(月) 11:44:20 ] Intel uPs Info 2 落ちたにょ 499 名前：デフォルトの名無しさん mailto:sage [2007/09/17(月) 12:41:27 ] > ついにメモリコントローラが統合された 大爆笑 500 名前：デフォルトの名無しさん mailto:sage [2007/09/17(月) 18:41:56 ] を？　今までは非同期SRAMすら直付け出来なかったとか？ 501 名前：1 ◆.MeromIYCE mailto:sage [2007/09/21(金) 10:24:48 ] チックとタック。あなたの好みはどちら pc.watch.impress.co.jp/docs/2007/0921/mobile393.htm 俺はやっぱりPenryn萌えだなあ。今使ってるのも「チック」のDothanだ。 確かにNehalemも燃えるんだけどね。しみじみとした情緒が欲しい。 502 名前：デフォルトの名無しさん mailto:sage [2007/09/21(金) 20:49:59 ] Silverthron＠0.55W未満 の実働デモに萌えた pc.watch.impress.co.jp/docs/2007/0921/idf06.htm 503 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/09/25(火) 07:19:44 ] Yorkfieldは買うじぇ こいつは既出？ softwarecommunity.intel.com/articles/eng/1193.htm SDK for 45nm Next Generation IntelR Core?2 Processor Family and IntelR SSE4 (Penryn SDK) をDLして味噌。 SSE4開発のためのPDF一式とか、SSSE3とSSE4のMASM用のマクロ定義とか。 あと、SSE4までのインストラクションをトラップしてエミュレーションで実行するDLLが入ってる。 実クロックの計測は無理だけど一応動作は確認できる。 504 名前：デフォルトの名無しさん mailto:sage [2007/10/09(火) 18:02:17 ]   505 名前：デフォルトの名無しさん mailto:sage [2007/10/11(木) 20:20:32 ] Harpertown Instruction Latency Dump aceshardware.freeforums.org/viewtopic.php?t=210&sid=5dc2a71551abd0673579ba2b1f61c522 > I hope you will find this interesting: www.freeweb.hu/instlatx64/InstLatX64_GenuineIntel0010674_Core_Harpertown_2660MHz.txt > SSE4.1 instructions included. :) > > For comparison use this collection: instlatx64.fw.hu/ Barcelona(Rev.B1?)もあるみたい ttp://www.freeweb.hu/instlatx64/InstLatX64_AuthenticAMD0100F21_K10_Barcelona_1900MHz.txt 506 名前：1 ◆.MeromIYCE mailto:sage [2007/10/12(金) 18:53:53 ] >>505 これはスゲエ。 Barcelonaは相変わらずSIMD論理演算のレイテンシが2だな。 addssとかのスループットも1clkに1命令を超えるのは無理か。 Crusoeの変態モーフィングも面白いなあ。 さて、これを全部まとめてExcelの表にするにはどうしたらいいかな・・・。 507 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 00:04:41 ] へたくそだけど s/=/:/g s/¥s+[LT]:/:/g s/^(¥s+¥d+)¥s+(¥S+)¥s+:([^:]+):/¥1:¥2:"¥3":/g s/(¥d+¥.¥d+)¥w+/¥1/g s/:/,/g s/¥[(no true dep¥.|memory dep¥.)¥]/,/g 508 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/10/13(土) 00:13:50 ] シャッフル演算のレイテンシが1ってとこに注目 509 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 01:00:45 ] SSE2のPMAX/MINのスループットは0.5だが SSE4.1のPMAX/MINのスループットは1 510 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/10/13(土) 01:05:39 ] 命令長が長くなるから自重 511 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/10/13(土) 20:28:33 ] なにげにAMDのmovntss/dが速いな 512 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 20:51:30 ] ダンゴさんが連投すると盛り上がるな 513 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 20:57:36 ] 盛大に盛り上がってるね。 514 名前：・∀・）っ-○◎● mailto:だんごだんごだんごだんごsage [2007/10/13(土) 21:02:27 ] うるしぁバールのようなものぶつけんぞ 515 名前：デフォルトの名無しさん mailto:sage [2007/10/13(土) 21:08:41 ] すごい盛り上がりだね。 516 名前：デフォルトの名無しさん [2007/10/13(土) 21:56:56 ] じゃあ上げとくか 517 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 00:25:28 ] 気がついたら　同じ言い訳ばかりしてる そしていつも純損失を計上 あきらめずにIntelのプロセスに挑戦するけど すぐ微細化するよ シェアがあれば　らくに研究費確保できるけど 何回やっても　何回やっても Intelがたおせないよ あのプラットフォーム何回やっても崩せない イベント開いて　FUDしつづけても いずれはベンチが晒される ペーパーローンチも試してみたけど 次世代相手じゃ意味が無い！ だから次は絶対勝つために 僕はファブだけは最後までとっておく 518 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 00:27:12 ] 気が付いたら　振り子が揺れてる そしていつも周回遅れ 諦めずにアーキを全面刷新するけど すぐにメッキはがれる K8でいけば　らくにPrescottたおせるけど 何回やっても　何回やっても Baniasがたおせないよ PenM系のトランジスタ効率破れない アーキの方向まねしてみても インプリメントで差がつく 高価な製造技術試してみたけど Intel相手じゃ意味がない！ だから次は絶対勝つために 僕は裁判費用だけは最後までとっておく 519 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 00:59:45 ] こういうのって本当におもろいと思って書いてるのかなぁ。 520 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 16:39:33 ] 酒が入っていれば何でも楽しい 521 名前：デフォルトの名無しさん mailto:sage [2007/10/14(日) 21:28:09 ] 酒が入ったときは「うんこ」でも爆笑するやつは居る。 522 名前：デフォルトの名無しさん mailto:sage [2007/10/23(火) 21:41:38 ] Opteron 2360 SE + PGI Compiler + SmartHeap Library www.spec.org/cpu2006/results/res2007q4/cpu2006-20070908-01997.html [-fast] SSEを含めたさまざまな最適化を行う。 [-Mipa=inline] 関数のインライン化を行い呼び出しのオーバーヘッドを削減する。 [barcelona] K10アーキテクチャをターゲットにしたコード生成を行う。 [-Mipa] プロシージャ間のグローバルな最適化のために解析を行う。 [-Bstatic_pgi] ランタイムライブラリとスタティックにリンクさせる。 [-fb] プロセッサ内部のパフォーマンスカウンタからサンプリングしたデータを基に最適化を行う。 Xeon X5355 + GCC Compiler www.spec.org/cpu2006/results/res2007q4/cpu2006-20070913-02007.html [-O3] さまざまな最適化を行う。SSEは利用しない。 [-fno-inline-functions] 関数のインライン化を行わない。 *Opteron + GCC CompilerとXeon + PGI Compiler + SmartHeap Libraryの成績は現在提供しておりません。 Sponsorrd by 独占企業逝っtelと戦う正義のAMD 523 名前：デフォルトの名無しさん mailto:sage [2007/11/04(日) 11:01:01 ] ( ´ー｀) ? 524 名前：デフォルトの名無しさん mailto:sage [2007/11/12(月) 17:17:10 ] Yorkfield買った猛者は現れるかな。 525 名前：デフォルトの名無しさん [2007/11/14(水) 17:22:00 ] IntelのIntelR 64 and IA-32 Architectures Optimization Reference Manual が、更新されてPenrynも載ってる。 526 名前：デフォルトの名無しさん mailto:sage [2007/11/15(木) 14:34:47 ] 徹底研究"Penryn" - Yorkfieldで探る45nm世代Intel Architectureの真実 journal.mycom.co.jp/special/2007/penryn/index.html シリーズ化してくれるのはうれしいね。 527 名前：1 ◆.MeromIYCE mailto:sage [2007/11/15(木) 15:28:04 ] >>526 ストアの改良だけをえぐり出すベンチは作るのが大変そうだな。 良く言えば完成度が高い、悪く言えば無難。 >>525のレイテンシとスループットの表を見てもそうだ。 Comroeで「遅い」と感じた命令が遅くなくなっている（糞のように速い命令はない）。 それにしてもL2は24wayか。 どこに欲しいデータがあるのか探すのに24回もアドレス比較が必要だからな。 データ位置によってレイテンシが変わったりするんだろうか。 528 名前：デフォルトの名無しさん mailto:sage [2007/11/16(金) 07:09:55 ] tetsuya komuroかと思った 529 名前：デフォルトの名無しさん [2007/11/19(月) 02:49:34 ] >データ位置によってレイテンシが変わったりするんだろうか。 そんな危険なことはしない

---

---

[ 新着レスの取得/表示 (agate) ] / [ 携帯版 ]

read.cgi ver5.27 [feat.BBS2 +1.6] / e.0.2 (02/09/03) / eucaly.net products.
担当:undef