回路シミュレーション

回路シミュレーション ..

72:元IBIS作成者
02/07/04 23:13
昨日から今日にかけて、奈良・大阪に出張していて、
やっと家路に着き、ビールを飲みながら疲れをいやしてるところです。

さて、ＩＢＩＳ作成の話ですが、だいたい以下のパターンに分かれると思います。

１．s2ibis で作成する。
２．外注する（Ｚ社がけっこう力をいれてます）
３．s2ibis を自分で改造したり、Spice の出力から、Perl などで　IBIS Format にする。

s2ibis で作成しているところは７割くらいでしょうか？
ある程度、IBIS に詳しくなると、s2ibis では色々と不満が出てくるので、
私の場合は、自分で Spice の出力から IBIS Model を作成する
Perl Script を自作しました。
IBIS Model は Pullup/Pulldown のＩ－Ｖカーブ、Power/GND Clampカーブ、
Rise/Fall の dV/dT、V-T Table なので、別に測定の仕方をきちんと
理解すれば、s2ibis を使う必要が無いのですが、
IBIS の仕様を理解している半導体ベンダーが少ないため、
外注してる会社も多いですね。

non-monotonic については、Spice の出力を直に変換すると、
Power Clamp 特性ではけっこう頻繁に起きます。
私の場合は、Spice の波形を表示しながら、non-monotonic の部分を
取り除く作業をしていましたが、この作業はかなりしんどかったです。
ibischk プログラムでも、 Warinig で、Error では無いので
そのままモデルを配る会社も多いかもしれないです。

半導体ベンダー、特に日本の会社は IBIS モデルや伝送線路の解析には
あまり力をいれてないというか、チップのテストから先の事は
あまり関係無いという立場のところが多いですね。
私も IBIS Model を作っていた頃は、色々ありましたから・・・

73:解析者
02/07/05 00:45
>>70
SI技術者様はうちからいう「お客様」にあたりますね（笑）
うちは完全なパターン設計受注会社ですから・・
＞SPECCTRAQuestも、ホストCADはAllegroしかありませんが・・・
そうなんですよね・・
うちはほとんどAllegroなんで、SPECCTRAのほうがよかったんですが
Z社のCADも数台あるし・・・でもってICXとなったわけです。
　講習でSPECCTRAつかった時には、whatif解析がものすごくやりやすい
印象を受けました。ここのパターンのインピーダンスを何Ωとか
マイクロストリップをストリップに変更したら・・とかですが、、
ICXですと、実際に引かなければいけないんですよ。
この煩わしさといったらありません。実際に引ける→売り！なのですが
実用にはむかないんですよね。（Mentorさん　ごめんなさい）
だから、CADで適当に部品置いてネット作って、サンプルパターンを
引いたものを自分で作ってICXデータに起こすというのが常日頃、当たり前のような
感じでやってます。ものの5分あればできますから、、

＞ICXはインピーダンス計算に近似式を使ってるのですね・・
いやいやこれもわかりませんぞ。
まぁ、検証は検証として行ったわけですが、私が勝手に近似式と
比べたものですので、その辺り御了承ください。
　でも、参りますよ。
何を基準にしたらいいのかっていうのがパターン設計会社として
頭が痛いところです。ただえさえ超多層板の時代に、Z0整合基板
を当たり前のように作らなければいけないのに、近似式、ICX
双方の値が異なるなんて。。気にしすぎでしょうかね？
製造誤差のこと考えれば小さな問題でしょうか？
＞判っていながら文句を言うなんて、やな客かも
うんうん（笑）
そうでしょうね！！はっきり申しまして勘弁してください（笑）
でも色々勉強になりますんで、このわかぞーに鞭入れてやってください（笑）
また、シミュレーション費用って高いですかね？
周りが高いのかな？よくはわかりませんが、うちはかなり安いほうだって
いわれますが。まぁお金に関してはよくはわかりませんが、きた依頼を
精一杯やらせていただくだけです。

あと、non-monoですがICX食べてくれないんですよね。
ザイリンクスのモデルに関する掲示板に
「うちはs2ibisの変換だけなんで、ICXに入れる時はチェッカーの
プログラムはずしていれてください。そうすればはいるでしょ？」
なーんていう内容の書き込みを見たことがあります。
それはそーなんですけど、この場合の鼻をつまんで飲み込めっていう
ベンダー側の回答はいささか怖いものを感じます。
　SI技術者さまのお使いのSHIMはおいしく食べてくれるんですか？
その場合、ノンモノってどのように解釈してるんですかね？

74:SI技術者
02/07/06 00:37
>>72

71さんに読むのしんどいと言われてしまいましたのでなるたけ簡潔に…(汗)

s2ibisや実測でnon-monが出ても、そのデータを多項式に近似する、とかぢゃ
やっぱりダメなんですかねェ。大抵の場合、小数点以下数桁でnon-monが
起きてるような…思いっきり跳ね返ってるようなV-Iカーブもたまに見ますが(w

Z社は国内大手のベンダーにIBISを提供するように働きかけてますが、作る
場合はべらぼうに高かった気がします。IBIS作成者さんみたいにs2ibisをち
ゃんと使えれば、ばかばかしくて払う気がしないと思いますが。

現物を実測してIBISを作るにも、ICテスターなどの設備がン億円とかですか、
必要らしいですね。一度、MentorのQualityIBIS(現物合わせで精度のいい
モデルを作ってくれるらしい)を試してみたいのですが…やっぱ高いので～。

「マトモなIBISを提供しないと使ってあげないヨ～」と言いたいンですが、悲
しいかなそうはいかないのが現実です。

75:SI技術者
02/07/06 01:03
>>73

隣の芝生は青く見えるだけかも（笑）。

基板の製造誤差でインピーダンスなんて大きく違ってきちゃいますから、計算
誤差程度は気にしなくてもいいかも。そりゃ高周波のマイクロストリップアンテナ
で精度をバッチリ出さなきゃいけない、なんて場合は別ですけど。
一般のデジタルの基板で、追加料金払ってインピーダンスコントロールしても、
±15%とかです。しかも、クーポンで測定して選別してるワケだから、実際に基
板全体のバラツキを考えると…。それで動かないシステムは、ちょっと負荷掛
けたり環境変えると、やっぱり動かないンぢゃないのかと。

まぁ、だからインピーダンスは「適当」です。設計値をそこそこのトコロに持って
いけば十分なのではないかと。

シミュレーションの価格ですが、確かにピンキリ…というか値段があって無いよ
うなモノです。シミュレーションだけお願いするとそれなりに取られますが、パタ
ーン設計込みだと、ほとんどサービス価格というか。という例が多いですね。

non-monがあると、spice系のシミュレータでは収束しなかったりすることもある
らしいですが。昔、hspice使ってた頃はそういう例があったかも。
それ以外では、波形全体に妙なリップルみたいなノイズが出る、とか、オーバ
ーシュートやリンギングが(実際には出ないのに)出るとかいう現象が見られま
す。微妙なnon-monだと前者の現象程度なので、割り引いて考えればいいの
ですが、大きなnon-monでは、以前解析者さんが書かれていたような大騒ぎ
の原因になるかも知れない。

IBISの仕様では特にnon-monを許していないワケではないですね。ただ、実
際のトランジスタの動作として「あり得ない」と解釈されてます。最近の複雑な
バッファ([Driver Schedule]とか[submodel]を使ってるような)だと、一概に
「あり得ない」とも言い切れず。実際、ベンダーにクレームをあげたら、「いや、
実際そういう動作をしてるんだよ」と言われたことがあります。

76:名無しさん＠１周年
02/07/27 14:32
マニュアル等々を渡されずに実験で verilogを使用しているものです。
今日、Verilogで簡単な回路を実行しようとしたところ、

Error! ERROR (LM -35): license for feature "VERILOG-XL"
has expired (run 'lic_error -35' for more
information). Feature is VERILOG-XL [Verilog-LICENSE]

このようなエラーが表示されたのですが、
これはライセンスの認証に転けているという事でしょうか。

77:名無しさん＠１周年
02/07/27 14:44
>>76です。

ライセンスサーバに障害が発生していたようです。
当方の管理者の方が対策を取ってくれたようで、
問題なく実行が出来ました。

お騒がせして申し訳ありませんでした。

78:名無しさん＠１周年
02/08/02 17:19
教えてください。
xilinXのSpartan-IIEのＩＢＩＳを使うのですが、
内蔵抵抗の使用未使用は反映させられるのでしょうか？

79:解析者
02/08/02 21:48
＞＞７８
最近のＡＳＩＣのIBISモデルってslewrateなどのオプションをつけるか
否かによっての特性の違いを、ピンモデル別に定義していますよね？
んで、その説明もモデル内で挙げるような感じになってます。
もし、Spartanのモデル内にそのような説明があったら、注意して
読んで、該当するモデルを選択すればよろしいのではないでしょうか？

こんな回答ですいません。
がんばってくださいね！！

80:元IBIS作成者
02/08/02 23:51
>>78

内蔵抵抗の場合は、注意した方が良いですね。
IBISモデルを作成する時の仕様において、
プルアップ／プルダウンのI-Vカーブを測定する場合は
無負荷状態と決まっていますが、Rise/Fallのランプを測定する時は
作成者の考えが反映されているので、負荷を付けて測定する場合が
時にはあります（LVDSなんかの場合は、負荷を付けて測定します）
一番良いのはIBISの提供元に確認することですね。

そういえば、8月末にメンターのフォーラムがありますが
皆さん参加されます？

81:解析者
02/08/03 00:14
東京はホテルラフォーレのやつですよね？
仕事の状況と相談ですけど、いけたら絶対いきたいですねぇ。。
なんといってもICX3.0の情報を仕入れたくおもってます。

82:79
02/08/03 14:46
>>79-80
ありがとうございます。
XilinXは直電できないから不便です。
質問フォームで聞いてみますか．．．
来週になってしまうな。

83:名無しさん＠１周年
02/08/11 01:52
ｽﾚﾘﾝｸ(base板)l50

84:解析者
02/08/22 10:05
IBISモデルからレシーブ側の入力インピーダンスって求められるんでしょうか？
最近、暇になってきちゃっててそんなことばかり考えてきてます。。。

85:名無しさん＠１周年
02/09/10 23:33
正直なんでHSPICEじゃダメだろう。ちなみに漏れメモリ屋

86:SI技術者
02/09/11 00:21
>>85

提供する側の論理 : プロセス技術などの企業秘密が漏れる…らしい。
Encryptedなモデルもあるのにねェ。どうせIBISだってNDAベースだったりするし。

使う側の論理 : 基板データなどをモデル化できない(しにくい)。
規模の大きなモデル(基板全部とか)だと時間ばかりかかってしょうがない。
(特にクロストークとか)
Encryptモデルだと、HSPICEでしか使えない。(PSPICEとかだとダメ…選択肢が無い)

最近はIBISベースのシミュレータでも、SPICEモデルが扱えます、ってのがウリになってきた。
デバイスが高速化/複雑化してIBISでは満足な精度が出ないためか。
Encryptedモデルが使えるようになって、提供側は情報が漏れる心配が無くなり、
かえってspiceからIBISを作る手番や、精度に関するクレームの対応が負担になってきた
のではないかと。

てなトコではないでせうか。

87:解析者
02/09/11 09:30
先月末、メンターのセミナーにいってきました。
ICX3.0のプレヴューを見てきましたが、モデルのマルチ言語対応が一番の
焦点だったのではないでしょうか？簡単に解釈すると、VHDLやSPICEもよみこめる
よーーーってことですかね。
VHDLっていう標記がどのようになっているのか、厨の漏れにはよくはわかりませんが
業界標準（IEEE）らしいですねぇ。
今となってはIBISってたくさん提供してもらえるようになりましたが、
昔はそうではなかったはず。。（新米にはわかりませんが・・）
VHDLっていうのもそういうIBISの道を辿るのでしょうか？
でも、そもそも「VHDL」って単なる言語じゃなかったんですね。
今まで勘違いしてますた（爆）

88:85
02/09/11 22:33
>>86
ホント恥ずかしい話なのですが、IBISって聞いたこと無いです。
すんません。
ｽﾚ読んでると、ボード上の設計に使うシミュレータの話なんですかねぇ。
だとしたらSiチップ設計者はｽﾚ違いか。ｽﾏｿ。

89:元IBIS作成者
02/09/11 23:21
>>87 解析者さん

私もメンターのセミナーに行ったのですが、
時間が無く、ボード系のセッションには参加出来なかったのですが、
知り合いからICXについて色々聞けました。
ICX3.0には、ELDOというヨーロッパではかなり人気のある、
Hspice互換シミュレーターエンジンが搭載されているそうです。
このEldoというのは、普通のSpiceネットリストだけではなく、
Verilog-A、Verilog-AMS、VHDL-A、VHDL-AMS　も読めるので、
それの事を言っていたのだと思います。
VHDLと言うと、たいていデジタル回路のシミュレーションや論理合成に使う
HDLの事を指すのですが、-A や -AMS がつくと、アナログ的な
動作の記述を言語レベルで記述する事が出来ます。

I/Oやチップのアナログ的な動作記述を VHDL-AMSで書くことは出来ますが、
はたしてメーカーがそこまで提供してくれるか疑問ですが・・・
ただ、色々な使い道があるので楽しみではあります。

>>88

私の場合、以前は IBIS 作成などボード寄りでしたが、
今はもっぱらアナログ／ミックスのシミュレーション環境の
仕事をしております。
最近は、アナログにも言語系の環境が求められてきたので、
けっこう忙しいです

90:85
02/09/12 00:12
>>89
アナログ/ミックスっての境界がよく判りませんが、まぁ置いておいて。
アナログにも言語系の環境が求められると言うのは興味深いですねぇ。
それって、アナログの表現が可能な程言語系の環境が発展したのか、あるいは
所詮実測とは合わないアナログでシコシコ設計するよりは、むしろざっくり見積もって、かつ設計が容易な
方を選択したと言うことなのでしょうか？

91:SI技術者
02/09/12 00:59
>>87

わしもメンターのセミナー行きました。どうでもいいけど、メンターさん景気いいねェ(w

ICXがspiceとかに対応したのは必然というか当然の流れで、SPECCTRAQuestやXTK
といったハイエンドの(競合)シミュレータが前のリリースまででspice対応してるからねェ。
ただ、spice互換のeldoって、HSPICEのencryptモデルを読めるわけぢゃないから、そこ
がネックかも。

VHDL-AMS対応については、ちょっと疑問。メンターのプレゼンでも、「モデルの提供は
進んでいないが」標準化されてるので、ってニュアンスでした。IBIS CommiteeもVHDL/
Verilog-AMSはIBISに取り込もうとしていた(IBIS-X)けど、現実味が無いのでヤメちゃっ
たし。
VHDL/Verilogのモデルも、EDAベンダーに高い金払ってソースコードモデルを提供して
もらってたりしたので、AMSもその二の舞になる可能性もあるかと。

とりあえずIBISでなんとかする。ダメならspiceモデル、ってのが現実的だと思うけどなぁ。

VHDLはデジタルの(ロジックの)動作記述言語としては、いまではごく当たり前に使われ
てます。Verilogってのと双璧をなす。ムカシはタイミングチャート書いてゲート並べて
LSIの設計をしたモンだけど、最近は動作をソフト的に書いちゃうと回路ができちゃうン
だね。便利になったものだ。

92:名無しさん＠１周年
02/09/12 01:43
>>91
>VHDL
いや、RTL設計では回路はできちゃいますけどね、回路は。
回路(と言うよりもロジック)だけでLSIが動くのなら何の苦労もありません。と言うか意味が無い。
ツールさえあれば、バカでもチョンでも作れてしまうのですから。
(もちろん現在の高度に複雑化されたシステム設計はほんとにバカチョンだけで作れる程甘くも無い訳ですが)
回路図見てると、絵に描いたﾓﾁの多いこと多いこと。

結局何が言いたいのかと言うと、シミュレータなりツールはそれぞれ得手不得手の使い分けが重要かなと。

93:qq
02/09/12 05:46
URLﾘﾝｸ(yahooo.s2.x-beat.com)

94:あぼーん
あぼーん
あぼーん

95:高周波
02/09/18 11:58
IBISモデルっていうのはどのくらいまでの周波数に限られるんすか？
アナログG帯になってくると伝送線路解析とはいかなくなりますよね？
G帯線路の解析に有効なモデルとかツールってどのようなものがお勧めですかぁぁ？？

96:あぼーん
あぼーん
あぼーん

97:SI技術者
02/09/19 23:58
>>95

「アナログG帯」というのがよく判らないンですが…。

まず、「IBIS」と「伝送線路解析」は分けて考えなきゃいけない。

GHz帯でも、伝送線路解析、すなわち伝送路(パターン)をLCR(G)のラダーで等価回路
として解析する方法は、ある程度有効。ただし、誘電損失やら表皮効果の影響がモロ
に見えてくるので、考慮しておかないと(モデル化しないと)実際と合わないヨ。
また、場合によってはパターンを3Dでモデル化して電磁界解析する必要がある。

IBISはバッファの振る舞いを記述しているだけなので、どんなに高速なバッファでも動
きが単純ならIBISで十分。そういう意味ではIBISには周波数限界は無い。
ただ、実際にはバッファの動きは単純ではなく、高速になるほど複雑な動きが目立つ
ので～数nsのレンジでは見えなかった挙動が数十psでは無視できなくなるとか～、
IBISでどこまで表現できるかが勝負になる。実際、IBISは(仕様上)表現できることが
限られているので、GHz帯での精度は非常に悪いネ。

とすると、spiceモデルしか無いンぢゃないかなぁ。現実には。実際、この辺りではspice
使ってる人のが多いと思われ。

しかし、GHz以上の設計って、IBISとかspiceモデル使った非線形・時間領域の解析っ
てあんまりされてないのでは? Serenadeとか使って周波数領域の解析ってのが一般
的なのではないかと。

98:海外ベンダー
02/09/21 00:01
使いもんにならないBISTを売ってる
メンターのスレはここですか？

99:あぼーん
あぼーん
あぼーん

100:名無しさん＠１周年
02/09/23 13:00
100

101:SI技術者
02/11/13 22:52
>>97
ていうか自己レスですが、

最近si-listでも同じような話題が出ていて、「おいらは5GHz(5Gbps?)やってるけど、IBISでやってる
YO!」とかいう強者がいるので、まぁその程度の周波数でも使えるらしい、ってことで。

しかし、現実には周波数が高いトコでの精度が悪くなるのは体感している。モデルのせいなのか、
シミュレータがタコなのかは不明。

102:SI技術者
02/11/13 22:59
最近、伝送路の電磁界解析に凝ってる(ていうか仕事だが)ンですが、

学会とその周辺ではFDTD法がかなり脚光を浴びてるようですが、いまなぜFDTDなのか
イマイチはっきりしない。FEMとかMoMではダメなんでしょ～か。

任意形状が多い構造ではFEMの方が、矩形でしかメッシュが切れないFDTDより有効だろうし、
プリント板みたいな積層構造というかプレーナ構造(2.5D)だったらMoMが最適のような気がする
ンだけど。

もしかして"Time Domain"ってことが重要なのかなぁ。

詳しい人、教えて。

103:名無しさん＠１周年
02/11/14 06:43
>>1こと子豚よ・・・いい加減にしたらどうだ（ＷＷＷＷ
お前は今までずっとそうやって生きてきたな（ＷＷＷ自分にとって都合のいい話しか聞かない豚野郎（ＷＷ
不快になる､反論される話は全く聞く耳を持たないんだろ（ＷＷ豚きわめりだな（ＷＷ
なぜ自分の卑小さを省みず､常にそんな傲慢な態度をふるえるんだ（ＷＷ
お前のような豚は､常に自分の精神状態を気持ちよくする事しか考えてないからだろ（ＷＷ
この世を自分中心…豚中心（ＷＷ豚世界（ＷＷお前が人間と会話する時は､論議するとか､
意味のある話をしようとか、そういうのがまったくない。ただアフォ豚が気持ちよくなれればそれでいい
自己豚満足しか頭に無い､典型的オナニー豚（ＷＷＷ
まさに幼児豚がする会話。幼稚豚の典型（Ｗお前の話は､ゴミだよ豚ちゃん（ＷＷＷ
イカレ豚のオナニーその最もたるは､お前が書いてきたレスだよ。そして自演ことバレ豚芝居（ＷＷＷ
なぜあんなレスをしかできない？あんなサトラレ豚芝居をする？自分ではわからないだろうな（Ｗ
それは､ただ自分が気持ち良くなりたいという豚望の結果ですよ（ＷＷＷ
真正面から否定する文は､ｵﾅﾆー豚には通用しまい（Ｗお前は誰にも論破できない（ＷＷ
論破できないというよりは、議論自体できない訳ですが（ＷＷＷ
豚は豚を不快にする文を受け入れられるような理論的人間じゃないからだ。
つまりｵﾏｴが豚だからだよ豚野郎（ＷＷＷ話の通じない狂豚。狂気豚見参（ＷＷＷ
ハナから戯言と決めつけることによって､どんなことをいわれても豚の精神状態を
安定させようとする。豚に都合の悪い事は見えません、豚目、豚耳、豚口（ＷＷＷ
豚のお前にしてみれば、豚が不快になる文は､「バカじゃん」「ただのキチガイ」「で？」で済まされてしまうだろう（ＷＷＷそんな事をしていては、他人と論ずる事などできる訳がない（ＷＷＷ論ずる事など元からｱﾌｫ豚にはできませんが（ＷＷできる事はｺﾋﾟﾍﾟと豚芝居（ＷＷＷ
とどのつまり、豚ちゃんはハナから他人と論ずるだけの脳味噌を持っていないってこと。
そして、そのレスはすべて何の価値も持たないゴミだということだ。
ｵﾏｴには何にもできないよ豚ちゃん。ﾈﾀ職人などと都合の良い冠が欲しいのか？（ＷＷＷ

104:あぼーん
あぼーん
あぼーん

105:名無しさん＠１周年
02/11/14 15:39
URLﾘﾝｸ(alink3.uic.to)

106:回路シミュレーション初心者
02/12/03 21:31
勉強になります。上げておきます。

107:2年生
02/12/18 11:02
>>60
はじめまして。
ずいぶん前の話ですが・・・、"Flight Time"と"Propagation Delay"
を分けて考えるという事はかなり関心があります。
そこで疑問に思った事があるのですが、ドライバの立ち上がりが
負荷によって変化するっていうのは、多分岐の信号の場合ですか？
1対1の信号では常に同じという考えで間違ってませんか？
多分岐の信号の場合でも常に同じ立ち上がりとしか思って
ませんでした。。。ICXでは、Tri(3-state)とかいうモ
デルタイプが使えまずが、実際特定のReceiver以外をハ
イインピーなんかに設定できませんよね？（勉強不足!?）

108:名無しさん＠１周年
02/12/18 23:21
>>84
ＩＢＩＳってＶ－Ｉカーブな分けでしょ？
なら、オームの法則で求められるのではないか

109:SI技術者
02/12/19 23:27
>>107

分岐のあるなしには関係ありません。

パターンも容量成分を持つでしょ? レシーバの負荷も判りませんよね?
つまり、パターンやレシーバによってドライバの立ち上がりなんていくらでも変化しちゃうワケです。

Tristateの場合、リファレンスロード(負荷)としてプルアップを指定する場合がほとんどです。
Vref=電圧と、Rref=抵抗値で指定しますね。これでハイインピに設定します。
それ以外の場合、適当な(50pFとか)容量でGNDに落とすか(Cref=容量; Vref=デフォルトで0)、
抵抗でGNDで落としたりする場合が多いです。

110:2年生
02/12/20 09:41
>>109
ご回答ありがとうございます。
このような掲示板があるのは非常に有意義なことであると思います!
3-stateの場合は、10M位のでかい抵抗を付ければOKですよね。
Driverの立ち上がりについては、確かにパターンの容量成分は変わり
ますが、分岐後のパターンのCが異なったとしても、
（どのRecieverがハイインピーになったときでも）Driverから見るパ
ターンの持つ総負荷はかわりませんよね？？だから、Driverの波形が
Receiverによって異なるというのは、Receiverピン(またはdie)の容
量に依存するって事ですね。
（一様、IBISに記述があり不明とは言えませんが）

111:SI技術者
02/12/20 23:37
>>108

ぢつはそう単純でもないかも。
IBISのレシーバモデルは、パッケージやダイ(シリコン)の負荷容量と、クランプダイオードの特性
ぐらいしか書かれていないので。
クランプなんてオーバーシュート抑制のために入ってので、実用領域の特性を支配してるは
容量成分だけになってしまいます。
すると、容量をインピーダンスに"変換"する必要があって、オームの法則では歯が立たない。

IBISのレシーバモデルがそれでいいかどうかは、また別のオハナシ。
(IBIS系は精度が出ない、ってのはこの単純なレシーバモデルにも一因があるンだよね～)

112:SI技術者
02/12/21 23:51
>>110
他にこういうハナシできる機会ってないですからね。

そもそもパターンがあるとドライバ波形は反射が見えちゃうハズなんだけど。
パターンの長さ(やインピーダンスとか)でドライバ波形が変わっちゃうから、
リファレンスとなる負荷が必要なんだけど?

IBISにVrefとかRrefとかの記述がない場合は、データシートのACスペック
(タイミングスペック)を見てみてください。大抵欄外に小さく、どういう条件で
測定したか書かれてるはずなので。書いてなかったら、ベンダーに文句を
つけましょう。これ重要。tristateの出力バッファだったら、推奨プルアップで
もいいと思われますが。

113:名無しさん＠１周年
02/12/23 06:35
>>103
言葉のおデブ

114:2年生
02/12/26 11:06
>>111
いまだIBIS内のC_pkgとモデル内のC_compの波形への影響がよくわから
ないのですが、例えば、C_pkg+C_compの値と、L_pkgから、Z=√L/Cで
インピーダンスを求めるというのはどうでしょうか？

115:名無しさん＠１周年
02/12/26 11:16
URLﾘﾝｸ(members.tripod.co.jp)

116:名無しさん＠１周年
02/12/26 12:02
>>114
ﾒﾁｬｸﾁｬだなぉぃ

117:2年生
02/12/26 19:05
>>114
C値より入力インピーダンスを求めようとしても、
周波数によっても変わりますね。。。

118:回路シミュレーション初心者
02/12/26 22:23
>>117
特性インピーダンスとごっちゃにしないほうがよいです。

119:あぼーん
あぼーん
あぼーん

120:あぼーん
あぼーん
あぼーん

121:あぼーん
あぼーん
あぼーん

122:あぼーん
あぼーん
あぼーん

123:エミー
02/12/27 16:35
バーチャル電子ブロックの回路シミュレーションはどのくらい凄いんですか？
URLﾘﾝｸ(www.denshiblock.co.jp)

124:あぼーん
あぼーん
あぼーん

125:aaa
03/01/08 17:38
英文で、「 =/-0.5"」って、どう解釈します？打ち間違いかな・・・。
±0.5インチではないですよね？（←ちなみにこれは英語でどう言うんかなぁ）
イコール又は-0.5インチってことにしておこう。。。
独り言？で申し訳ありません。

126:山崎渉
03/01/11 05:20
（＾＾）

127:初心者
03/01/15 10:54
回路シミュレーションを始めたばかりの初心者ですが私が使用しているフリーのシミュレーション
ソフトを紹介します。
TOPページ
URLﾘﾝｸ(www.circuitmaker.com)
Downloadページ
URLﾘﾝｸ(www.circuitmaker.com)

128:bbb
03/01/15 19:33
レシーバーのIBISで、[Package]のL_pkg又は[Pin]のL_pinの
値が大きくてRise/Fall時の波形に段が生じてしまう場合どうしたらよいのでしょうか。
Pin to Pinで最短に繋いでも改善しないし。例えば、APEXのIBISの場合、
Lが17nHという値で。。。RLCの一般的な値ってないものなのでしょうか？
なんかIBISは適当な値がはいっているようで信用できない・・・。

129:名無しさん＠１周年
03/01/16 02:48
目安として↓くらいなものじゃないですかね？（適当）
L 1～15nH
R 30m～500mΩ
C 0.5p～5pF
C_comp 0.3p～3pF

130:あぼーん
あぼーん
あぼーん

131:SI技術者
03/01/17 23:42
>>128

パッケージのLが大きくてPinでの波形に反射が見えてしまう場合でも、シリコン(Die pad)での波形がきれいだったら動作に問題はないハズです。
シミュレータによってはPinでの波形しか表示できない場合がありますが、信号が正しく伝搬できてるかどうかはシリコンでの波形を問題にする必要があります。
基本的に途中にLが入ってもその先では反射は見えないハズ。
シリコンでの波形を見てみてください。

132:あぼーん
あぼーん
あぼーん

133:名無しさん＠３周年
03/01/29 14:39
SimulatorのVIAの設定は、どのようにされていますか？また、
VIAのC成分が0.5pFでL成分が1nHのとき、遅延時間T=√L・Cとして
も問題ないですか？

134:SI技術者
03/02/03 23:31
>>133
信号の速さ(立ち上がり)はどの程度ですか?
VIA長を通過する時間が無視できる程度なら、VIAは等価容量(C)換算でも問題ないでしょう。
VIA長が無視できないほどの速さなら、等価LCにするか、数段のLC回路換算した方が適当かも
知れません。ApsimRLGCなどを使えば計算できます。
それよりさらに速いンだったら、マジメにVIAを扱う必要があるでしょう。AnsoftのQ3DとかHFSSなどで
電磁界解析するのがいいと思われます。

135:名無しさん＠３周年
03/02/04 11:48
電磁界解析まで話が及んでしまうのですか！
周波数は、200MHz位。早くても500MHzです。
1GHz位までは、LCで考えてもいいかな～と思ってました。

有名な？Howard W.Johnson著「HIGH-SPEED DIGITAL DESIGN ,
A HANDBOOK OF BLACK MAGIC」の中に出てくるVIAのL,Cの
計算式は、あまり使えないのでしょうかねぇ？

136:名無しさん＠３周年
03/02/05 23:34
134さんが言われているように立ち上がりが重要だと思います。
200MHzでも500MHzでも1GHzでも立ち上がりが同じであれば
同じように考慮する必要があるのではないでしょうか。

ちょっと詳しい数字は忘れたのですが立ち上がり時間が大きいならば
数ps程度の遅延と考えてよかったような、、、

137:名無しさん＠３周年
03/02/06 10:04
>134
VIA長を通過する時間が無視できる・できないという所が曖昧なのですが・・・
集中定数・分布定数の考え方も資料によってまちまち(?)ですし。。。

>136
一般的には、周波数が高い=立ち上がりが早いと考えていました。
（ほとんど、そうでないですか？）
135では、だいたい遷移時間は周期の5%と考えてます。
シミュレータ・計算(合ってるかどうかは別として)の両方で、
VIA一個当り20ps程度遅延がありましたので、数psは小さすぎないですか？

138:□□■盗撮ベストランキング■□□
03/02/06 14:53
浜崎あ●み　盗撮ランキング１位
URLﾘﾝｸ(www.candyroom.net)
松浦○や　盗撮ランキング２位
URLﾘﾝｸ(lt.sakura.ne.jp)
安倍な●み　盗撮ランキング３位
URLﾘﾝｸ(www.fsc.x0.com)
藤本●貴　盗撮ランキング４位
URLﾘﾝｸ(bestranking.misty.ne.jp)
後藤○希　盗撮ランキング５位
URLﾘﾝｸ(pink.sakura.ne.jp)

02年間ランキングベスト１はこの人!!!
URLﾘﾝｸ(www.pvranking.com)

139:名無しさん＠３周年
03/02/06 17:22
【さらば】２ちゃんねる今度こそ本当に閉鎖【2ch】
ｽﾚﾘﾝｸ(bakanews板)

140:bloom
03/02/06 17:57
URLﾘﾝｸ(www.agemasukudasai.com)

141:136
03/02/06 23:35
>>137

>一般的には、周波数が高い=立ち上がりが早いと考えていました。
>（ほとんど、そうでないですか？）
確かにそうなんですけどね。どこまでシビアに数字を追いかけるかなんですけど。

>VIA一個当り20ps程度遅延
シビアにと言っておきながら忘れてます。
ちょっと調べときます。そう言われればその位だったような、、

142:SI技術者
03/02/07 23:16
>>137
ざっくりですが、伝送速度が2ns/ftくらいですから、基板厚が1.5mmならだいたい10ps程度の通過時間になりますな。
遷移時間(tr/tf)がこれを無視できるかどうかですが。

200MHz～500MHzで遷移時間が(それぞれ)5%とすると、125ps～50psという計算になりますが、本当にそんなに立ち上がり速いですか?
USB2.0(Hispeed 480Mbps)でも最大で500psですが?
最近のデジタルは特に、クロック周波数が高いほどサイン波に近い波形になるので。

まぁ、125ps～50psと仮定してお話しましょう。1ns程度だったら全く無視しても問題ないでしょうが、
適当なC(0.2pF程度?)を付けるのが安心でしょう。気になるならパッド径からCを求めれば。
500ps程度ならLC等価回路をHoward Johnson辺りで計算して入れておくのがいいかと。
Howard Johnsonは新作(3月頃出るらしい)でVIAの計算式を見直してますが。
100ps前後だと、フィールドソルバーを使って多段の等価回路を使った方がいいでしょう。
10psのオーダーになったら、きちんと3次元解析しないと精度が出ないと思われます。

143:名無しさん＠３周年
03/02/08 00:39
亀レスすまそ。
>102
＞もしかして"Time Domain"ってことが重要なのかなぁ。
FDTDは過渡応答がそのまま手にはいるので、”その場で計算して”SPICEと連動させることが可能。

MoMなどでは、いったんSパラ等のｆ特を求め（終っ）てからブラックボックスとして扱う事になるかと。
この場合ｆ特を求める訳だが、周波数を変えながら再計算を繰り返す必要があり。
（FDTDはfft一発でｆ特ガ手に入るのも嬉しい。おかげで意外に結構効率の良い手法となっている）

144:名無しさん＠３周年
03/03/04 17:07
> 142
>USB2.0(Hispeed 480Mbps)でも最大で500psですが?
それは、振幅が0V～400mVだからでは？しかも差動信号だし。。。
だから1周期約2nsでも、500ps位の立ち上がりでも許容されるのでは？と思った
のですが。

> 200MHz～500MHzで遷移時間が(それぞれ)5%とすると、
> 125ps～50psという計算になりますが
200MHzだと1周期が5nsで、5000ps*0.1=500ps位と計算してましたが・・・

VIAでの遅延時間の話は、また最初に戻ってしまいましたね。(?)
VIAの長さと「パターンの伝播遅延」だけから遅延時間をもとめるの
ではなく、VIAを集中定数として考えたとき、LとCから求まりませんか？
そして、LとCは計算で求まりませんか？という所から始まったのですが。
考え方がおかしいのでしょうか・・・。

145:名無しさん＠３周年
03/03/04 19:24
Opser(EDWIN)ってつかってる人います？

146:SI技術者
03/03/06 23:40
>> 142
えっと、振幅はもっと小さいンでしょうか? 振幅がUSBより大きくてシングルエンドだと、なおさら
そんな速い立ち上がりはキツいと思うのですが。

> 200MHzだと1周期が5nsで、5000ps*0.1=500ps位と計算してましたが・・・

1周期が5nsなのでパルス幅は半分の2.5nsですよね? それの5%というと遷移時間は125psに
なりません?

VIAを集中定数(LC)として考えてよいかどうかからまず考える必要があると思われ。
VIAを通過する時間を見積もって、遷移時間に比べて無視できるのであればLCとしても問題ない
でしょう、という話で。その上で正確な遅延時間を求めればよろしいのではないかと。

147:-y(￣Д￣)｡oO○
03/03/07 07:26
エッチなアップローダーですよ
URLﾘﾝｸ(homepage3.nifty.com)

148:bloom
03/03/07 08:38
URLﾘﾝｸ(www.agemasukudasai.com)

149:名無しさん＠３周年
03/03/07 14:00
URLﾘﾝｸ(www.pink-angel.jp)
★いらっしゃいませ！！ようこそココへ★

150:136
03/03/20 03:12
>VIA一個の遅延
を調べるの忘れてました。
>>142さんが言ってますが
基板厚が1.5mmならだいたい9～10psみたいですね。

151:名無しさん＠３周年
03/03/20 05:42
　　 ,.´ / Vヽヽ
　　　 ! i iﾉﾉﾘ）) 〉
　　　 i l l.´ヮ｀ﾉﾘ　＜先生！こんなのがありました！
　　　 l く/_只ヽ　　　
　　|￣￣￣￣￣|
URLﾘﾝｸ(saitama.gasuki.com)

152:名無しさん＠３周年
03/03/28 16:08
パターン設計をしてます。伝送線路解析を一から勉強したいのですが、参考書、ツールなど勉強方法を教えてください

153:名無しさん＠３周年
03/03/28 16:13
URLﾘﾝｸ(www.pink-angel.jp)
★☆★☆★☆★☆★☆★☆★☆★☆★☆★☆★

154:名無しさん＠３周年
03/03/29 03:09
>152
CQ出版DesignWaveBoosの「シグナル・インテグリティ入門」を
お勧めします。SpecctraQuestのSignal　Explorerの評価版も
CD付録で付いてます。
その他だとKEW/USAの前田氏の著作（題名わすれ）も基板設計の
立場で書かれていて良い参考書でした。

ゲートレベルで回路図書いて、VHDLでFPGA設計してシミュレーションで
動作検証して、さらに回路全体をミックスドシグナルシミュレーションして、
基板設計までやってシグナルインテグリティで伝送線路解析して、さらには
CAM編集までこなせる・・・・　こんなウルトラスーパーマンな技術者なら、
ツールはPlotelDXPを薦めます。
実は私は、これ使ってます。３０日制限のお試し版もダウンロードできるから
試してみれば？

155:154
03/03/29 03:28
ｽﾏｿ　KAW/USAでしたね、失礼
忘れていた題名は『見てわかる高速回路のノイズ解析』でした。
URLﾘﾝｸ(www.amazon.co.jp)

『シグナル・インテグリティ入門』はこちら
URLﾘﾝｸ(www.amazon.co.jp)

156:暗黒大将軍
03/03/29 03:42
URLﾘﾝｸ(www.tv-asahi.co.jp)

157:名無しさん＠３周年
03/03/29 14:23
>154
親切にありがとうございます。
ところで
>154さんは、どんなお仕事されてるんですか？回路設計者ですか、個人商店なんでしょうか？
すごいですね。Protel99SEは使えるんですが、DXPのほうがいいですか？
画面や設定は99SEより鮮麗されていますね。
まだ、日本語版でてないような？

158:名無しさん＠３周年
03/03/29 14:52
URLﾘﾝｸ(www.pink-angel.jp)
　　　　　　　　★みんなの情報局★

159:出会いNO1
03/03/29 15:07
出会えるサイトNO1
　　　女性に大人気女性の方も訪問してね！！
URLﾘﾝｸ(asamade.net)
　　　　　　　　代理店募集中
　　　　　　URLﾘﾝｸ(asamade.net)
　

160:名無しさん＠３周年
03/03/29 15:42
　URLﾘﾝｸ(homepage3.nifty.com) 　　　　　　　,.-､
　　　　　　　　　/.ｎｌ　/⌒ヽ
　　　　　　　| ｌｌ |　,' /7 ,'
　　　　　　　　,　''　｀ｰ ' '-' /
　　　　　　　/ 　､_, 　　　　｀ヽ　　
　　　　　ｌ　　, .-. ､｀´ 　　　l
　　　　　ヽ　ヽ￣ﾌ　　　　/
　　　　　　　　丶､￣＿_＿_,／
　　　　　　　　／　,. - 、　）
　　　　　（(　（　ｎ（[Ｎ],ハ_う
　　　　　　　　ゝ)ﾉ　￣　ヽ
　　　　　　　/ 　＿　　l　)）
　　　　　　〈__ﾉ´ 　｀(_ﾉ

161:ピット
03/03/29 17:19
多様化するＰＣビジネスの中で、確実に急成長している堅実ビジネスです。
私自身、様々なネットビジネスを試してきましたが、
今回初めて自信を持ってご紹介できます。
資金は後にも先にもたったの1000円のみ！
参考までに他では、1万円～２万円が相場です。
ばらつきはありますが、平均日商8000円位になっています。
現在、土日を除く毎日が給料日です。毎日数時間、頑張って掲示板に
書き込むだけで、口座に毎日入金されるようになります。

同時に所持金を二倍にする方法、借金を多数つくり
合法的に堂々と踏み倒す方法、一度に複数のHな女の
個人情報を入手する方法、目当ての女の本音を知る方法
など２００以上の裏情報も入手できます。

興味のある方、ヒマな方は名前ランにあるピットをクリックして
件名に情報希望を入力し送信してください。

または、hiroaki_s_faith@hotmail.comに情報希望と入力し
送信してください。

この時点ではまったくお金はかかりません。
ぜひヒマつぶしのつもりでメールください。
今日いただいたメール　１１　通です。

162:154
03/04/02 01:09
>>157
お察しのとおり、数人で某メーカーをスピンアウトして
小さな会社をやってます。従って、こなす仕事の守備範囲が広くて
DXPは重宝しています。
私自身は元は回路設計をやってましたが、ここ数年は基板設計に
シフトした仕事が多くなってきています。

すでに９９SEをお使いでしたら、これも基板のパターン経路やGND層
までの距離、基板材の比誘電率考慮しての「真」のシグナルインテ
グリティが試せますので、バッファーとレシーバの単純なモデルから
色々と試してみればよろしいかと思います。
トポロジー（配線順序）の違いによる反射波の影響とか、ダンピング
抵抗の効果、終端の種類・定数による変化、クロストークの影響などなど
波形が目で見えて、やってみると面白いですよ。

163:名無しさん＠３周年
03/04/02 05:44
★賞金が当たる★彼女が出来る★未成年クリック禁止★
URLﾘﾝｸ(www.pink-angel.jp)

164:名無しさん＠３周年
03/04/02 06:05
>>162
ちと質問なのだが、プロテルって集中定数でしかSim
出来ないのではないか？
だとすると目安程度でしかないと思われ。

大きく結果が違わない事が問題にならない範囲でしか
使えないのではないかと思うのだがどうかな。

165:名無しさん＠３周年
03/04/02 13:52
必見！
URLﾘﾝｸ(zoetakami.fc2web.com)

166:名無しさん＠３周年
03/04/02 15:26
ICX3.0からIBISにSPICEファイルを読み込めるようになったのですが、
サンプル以外のSPICEファイルを探しています。その元になるような
SPICEファイルでもいいのですが・・・

167:名無しさん＠３周年
03/04/02 20:27
↓　ちょっとエッチなDVDが今ならなんと!一枚900円！　↓↓
　　　　URLﾘﾝｸ(www.net-de-dvd.com)
↓↓　特売品は、なんと一枚600円!!　↓↓
　　　　URLﾘﾝｸ(www.net-de-dvd.com)
↓↓　数に限りあり!今だけ！早いもの勝ち！急げ　↓ ↓
　　　　URLﾘﾝｸ(www.net-de-dvd.com)

168:154
03/04/02 22:12
>>164
おっしゃる集中定数のSimとは、おそらくMixedSimの方だと思いますです。
分布定数でないとクロストークは見れないと思いますが、如何でしょうか？

で、気になってProtelのSIを調べてみたのですが、カタログやWebにも、
その辺の記述はありませんでしたが、解析帯域は１GHzまで、VIAもなんらかの
形で考慮されているようです。

解析アルゴリズムは独のINCASES社製とのことでした。
INCASES社は初耳なのでさらに調べてみますと、既に'00年にZ社に買収されて
います、Z社のHot-StageがINCASES社の解析アルゴリズムを搭載してると
Z社の資料にありました。

169:名無しさん＠３周年
03/04/02 22:49
URLﾘﾝｸ(kotubunet.hp.infoseek.co.jp)

170:名無しさん＠３周年
03/04/06 12:18
>168さん、プロテルでビルドアップ基板の設計をされた経験はないですか？
ルール設定と部品の配置、配線に初めてでちと、困っています。教えてください。
あと、IBISモデルの入手がまだまだ、困難な状況(TI,NS社などは充実)だと思うのですが
部品資料から作成されているんですか？

171:あぼーん
03/04/06 12:46
（　´Д｀）/＜先生！！こんなのを見つけました。
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)

172:あぼーん
03/04/06 12:46
　 ∧＿∧ 　　
　（　・∀・）＜　こんなのみつけたっち♪　
URLﾘﾝｸ(www.saitama.gasuki.com)

173:あぼーん
03/04/06 12:46
　　　　　　　　　　　　　∩
　　　　　 ∧＿∧ 　　| |　　　／￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
　　　　　（　 ´Д｀）／/　　＜　先生！こんなのを発見シマスタ！
　　　　　／　　　 /　　　　｜
　　　　 / /|　　　　/　　　　　　＼　URLﾘﾝｸ(saitama.gasuki.com)
　＿＿| | .|　　　　| 　　　　　　　＼
　＼　￣￣￣￣￣￣￣＼　　　　＼＿＿＿＿＿＿＿＿＿＿＿＿＿
　　||＼　　　　　　　　　　　＼
　　||＼||￣￣￣￣￣￣￣||￣
　　||　 ||￣￣￣￣￣￣￣||
　　　 .||　　　　　　　 ||

174:佐々木健介
03/04/06 12:46
　　　　　＿＿＿＿_＿
　　　／＿　　　　　　|
　　 /.　＼￣￣￣￣|
　　/　　／　 ―　― |
　　|　 /　　　-　　- |
　 ||| (5　　　　　　>　|
　| | |　　　　 ┏━┓|　　／￣￣￣￣￣￣￣￣￣￣
| | | | 　　　　┃─┃|　＜　こんなサイトを見つけた
|| | | | 　＼　┃　 ┃/　　＼　　正直、スマンカッタ
| || |　|　　　￣　　　　　　　　　＼＿＿＿＿＿＿＿＿＿
URLﾘﾝｸ(saitama.gasuki.com)

175:名無しさん＠３周年
03/04/06 20:07
Ｓｉｍｕｌａｔｉｏｎはシュミレーションではなく、シミュレーションです。
Ｓｉｍｕｌａｔｅはシュミレートではなく、シミュレートです。
Ｓｉｍｕｌａｔｏｒはシュミレーターではなく、シミュレーターです。

Ｓｉｍｕをシュミと読むのはバカ日本人だけです。
いいですか？　×××　シュミ　×××　大間違い！　違います！　こんな読みがまかり通るのは許せません！
シュミレーションとはなんですか？　馬鹿ですか？何が趣味ですか？
口が回らなくて”シミュ”をうまく言えないのはまあ許してやります。
ですが、書くときまでシュミと糞間違いをするのは死刑モノです。

間違いを指摘してもらえる馬鹿は、まだましです。
五十過ぎたおやじが、「血眼」を「ちなまこ」と言っていて、誰も訂正しません。
血ナマコおやじというあだ名です。
しかも、説教でいつも興奮して言っています。
「いいか！ちなまこになって顧客を開拓しろ！」
みんな笑いを抑えるのに必死です。

シミュレーションを趣味レーションとか言っているやつも、鼻で笑われています。
馬鹿っぷりを露呈する前に、自ら正しましょう。

●シミュレーション（ [simulation] 模擬実験 (コンピューターなどを使い実際の現象に似たモデルをつくって実験・研究すること。＜原義は｢見せかけ｣＞）
●趣味レーション（日本人がシミュレーションのシミュをシュミ（趣味）と誤った発音をしてしまったことから生まれたでたらめ語）

中には「「趣味レーション」でも意味が伝わればいい」などと居直る害虫野郎がいます。
意味が伝わればいいなら
戸棚を「となだ」と言っていいのですか？雰囲気を「ふいんき」と言っていいのですか？ボトルを「ボルト」と言っていいのですか？
どうでもいいのですか？気になるでしょう？変でしょう？
趣味レーションなんて白痴言葉はすぐにやめなさい！恥ずかしいから。
Simulationはシミュレーションです！

176:154
03/04/07 00:28
>>170
ビルドアップ基板できますよ。　層構成（２－４－２とか）判れば
もう少し的確な返答もできるのですが・・・・
スタッカード・ビアは難しいです、スタックド・ビアは難なくOK

IBISモデルが入手できない時は、標準で付属してるピンモデルの中から
似ている特性のモデルを選んで代用しています。

177:あぼーん
03/04/07 00:34
　　　　　　　　　　　　　∩
　　　　　 ∧＿∧ 　　| |　　　／￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
　　　　　（　 ´Д｀）／/　　＜　先生！こんなのを発見シマスタ！
　　　　　／　　　 /　　　　｜
　　　　 / /|　　　　/　　　　　　＼　URLﾘﾝｸ(saitama.gasuki.com)
　＿＿| | .|　　　　| 　　　　　　　＼
　＼　￣￣￣￣￣￣￣＼　　　　＼＿＿＿＿＿＿＿＿＿＿＿＿＿
　　||＼　　　　　　　　　　　＼
　　||＼||￣￣￣￣￣￣￣||￣
　　||　 ||￣￣￣￣￣￣￣||
　　　 .||　　　　　　　 ||

178:金正日
03/04/07 00:38
　　　,ｒｎ　　　　　　　　　　　　　　　　　
　　r｢l l h.　　　　　　　　　　　　　　　　／￣￣￣￣￣￣￣￣￣￣
　　|　､. !j　　　　　　　　　　　　　　　　|　
　　ゝ　.f　　　　　　　　　＿　　　　　　|　　
　　|　　|　　　　　　 ,r'⌒　 ⌒ヽ､.　　│ 　URLﾘﾝｸ(www.saitama.gasuki.com)
　 ,｣　　L_　　　　　f ,,r'￣￣ヾ.　ヽ.　│ 　こんなのあったニダ
　ヾー‐'　|　　　　　ゞ‐=H:=‐fｰ)r､）　 |　
　 |　　　じ､　　　　ﾞiー'･･ー'　i.ﾄｿ　 |　
　＼　　　＼. 　　 l ; r==i; ,;　|'　　.人＿　
　　　＼　　　ﾉﾘ^ー-＞==__,..-‐ﾍ＿＿＿
　　　　＼　ノﾊヽ　 |_/oヽ__／　　　　 /＼
　　　　　　＼　 /　　　 /　　　　　　　　/　　|.　　
　　　　　　　　y'　　　 /o　　　　 O　　,l　　 |

179:佐々木健介
03/04/07 00:53
　　　　　＿＿＿＿_＿
　　　／＿　　　　　　|
　　 /.　＼￣￣￣￣|
　　/　　／　 ―　― |
　　|　 /　　　-　　- |
　 ||| (5　　　　　　>　|
　| | |　　　　 ┏━┓|　　／￣￣￣￣￣￣￣￣￣￣
| | | | 　　　　┃─┃|　＜　こんなサイトを見つけた
|| | | | 　＼　┃　 ┃/　　＼　　正直、スマンカッタ
| || |　|　　　￣　　　　　　　　　＼＿＿＿＿＿＿＿＿＿
URLﾘﾝｸ(saitama.gasuki.com)

180:あぼーん
03/04/07 01:06
　　 ,.´ / Vヽヽ
　　　 ! i iﾉﾉﾘ）) 〉
　　　 i l l.´ヮ｀ﾉﾘ　＜先生！こんなのがありました！
　　　 l く/_只ヽ　　　
　　|￣￣￣￣￣|
URLﾘﾝｸ(saitama.gasuki.com)

181:あぼーん
03/04/07 01:55
　　　______________
　／:＼.＿＿＿_＼
　|:￣＼(∩´∀｀)　＼　　＜先生！こんなのがありました！
　|:在　 |:￣￣ U￣:|
URLﾘﾝｸ(www.saitama.gasuki.com)

182:あぼーん
03/04/07 02:09
（　´Д｀）/＜先生！！こんなのを見つけました。
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)

次ページ