回路シミュレーション ..
2:名無しさん＠１周年
02/04/22 02:41
ｽﾚﾘﾝｸ(sim板)l50
ｽﾚﾘﾝｸ(sim板)l50
ｽﾚﾘﾝｸ(sim板)l50
ｽﾚﾘﾝｸ(sim板)l50
3:名無しさん＠１周年
02/04/22 18:01
>>1
オマエモナー
4:1
02/04/22 22:01
>>3
スマソ。
>>2
できれば故障シミュレーションっぽい感じでお願いしたい。
ただ、分野を限定すると、人間をほぼ限定できてしまうのがこの分野の諸刃の剣。
裾野が狭いよね。
5:名無しさん＠１周年
02/04/23 12:16
あ～～ん？？
回路シミュレータはSPICEじゃもうだめだろ？IBIS使ってるやつなにか教えろ。
6:名無しさん＠１周年
02/04/23 20:50
えっ、ＳＰＩＣＥじゃだめなの？
どーちて、どーちて、どーちてなのよ？
7:名無しさん＠１周年
02/04/23 23:39
>>6
>>5の能力がだめだろ?
8:名無しさん＠１周年
02/04/24 23:50
＞＞6
①計算時間が長い。
②モデルの入手経路が狭い。
があげられますけど・・爆
9:名無しさん＠１周年
02/04/24 23:54
漏れはIBIS使ってマザーの開発をしてるんけど、
SPICEに比べ精度は落ちっけど、開発コストには換えられないね。
なにせ、はえ～し、リアルタイムな解析ができるんだからさ。
ランニングコストには換えられねーーーっす。
10:あぼーん
あぼーん
あぼーん
11:IBIS作成者
02/04/27 01:03
某半導体会社でIBIS作ってました。
正直、初期に作成していたものはいい加減なところも多く、精度もいまいちでしたが
最近は、モデル作成の情報もかなり手に入り、正確なモデルが作れるようになりました。
たぶん半導体ベンダーの多くは s2ibis というフリーの HspiceからIBISモデルを
作成するプログラムを使用していると思いますが、純粋に Spice の出力から
IBISモデルのフォーマットに自分で Perl などのスクリプトで組んで作成した方が
精度があがりますね。
特に、LVDSみたいに出力の振幅が小さいものはそうしないと厳しいですし。
なにかIBISに関して質問があれば答えれる範囲でお答えしますよ。
12:名無しさん＠１周年
02/04/27 05:50
IBISって何ですか？
13:IBIS作成者
02/04/27 23:10
>>12
URLﾘﾝｸ(www.eigroup.org)
詳しくはここを見てね、英語だけど、
簡単に言えば、I/Oバッファをシミュレーションモデル化したもの。
LSIは入出力にこのI/Oバッファが接続されていて、これのI/Vカーブ、クランプダイオード特性、
立ち上がり／下がりの速度によって、反射・ノイズなどを解析できます。
14:あぼーん
あぼーん
あぼーん
15:解析者
02/05/01 20:38
＞＞11 ：IBIS作成者
いろんな方いますが、作成者とは驚きです。
解析者からの立場とすれば、s2ibisの直変換のせいなのかモデル自体特性が
ノンモノトニックのものが多いですよね？？これをいちいち直すのがめんどう
です。IBISのルールにのっとって作って欲しい所ですね。
パターン設計と平行してちょくちょく波形見るにはいいモデルだと
思っております。
あと、IMICってどうなってるんでしょうか？
このモデルには非常に期待をしてるんですけど。。
16:IBIS作成者
02/05/02 23:26
>>15
Spiceシミューレーションの結果をただ単にIBISフォーマットに変換すると
どうしてもノンモノトニックが出てしまいますね。
私は何度かSpice 実行して波形を眺めながらきちんと直して
モデルを作成しますが、手作業が出てしまうので、めんどくさがって
そのまま出す会社もあるでしょうね。
IMICはSpice回路+モデルからプロセス情報を削ったものなので、
IBISに比べてかなり精度が高いですが、いかんせん日本主導で、
EDAベンダーがUSメインなので、普及するのは難しいと思います。
IBISも次のヴァージョン（ＩＢＩＳ４．０）で、色々不具合が改善される見こみですし、
PCIなどの仕様も考慮されているので、やはりこちらがメインとなると思います。
半導体ベンダーだとインテル、シーメンスがかなり力を入れてますね。
その他の会社はとりあえず客から要求されるととりあえず提供すると
言った感じですので、伝送線路解析の重要性がどれだけ理解されるかですね。
あと、日本の場合熟練技術者が経験でそれなりに動くボードを作ってしまうのが
かえってＩＢＩＳなどの普及を遅らせている原因かもしれません。
今後、周波数帯域が益々高くなるので、シミューレションが重要になると私は考えていますが。
17:名無しさん＠１周年
02/05/04 10:33
＞IBIS作成者さん
悩みを聞いてください。
今ＩＢＩＳからＳＰＩＣＥを作ることを試みています。
そこで数々の悩みと疑問が。
疑問1
IBISは「ある電圧のときある電流になる」
SPICEでもこの表現が可能なのでそれぞれ
（プルダウン、プルアップ、Vクランプ、Gクランプ）
でモデルをつくりました。
そのあとの繋ぎが分かりません。
モデルは電圧で電流を制御する形になっているので、
IBISのモデル図の様なつなぎかただと
違う気がします。
疑問2
プルダウンとプルアップ。
IBISの原理モデルを見ると出力同士
接続してますよね？でもこれをSPICEで行うと
単純に出力電流が加算されたものになります。
なんか変。
疑問3
プルダウン特性。これは電流吸い込みの
特性ですよね？でも、通常のデジタルICなら吸い込み
（-側）は無いと思うのですが。これはサイン波や、アナログ波
の時のためのものなのでしょうか。
疑問4
クランプ特性。これは-電圧側の特性です。
実際の波形にどう影響するのかが分かりません。
うーん。。。悩んでいます。
18:解析者
02/05/05 00:30
＞その他の会社はとりあえず客から要求されるととりあえず提供すると
＞言った感じですので、伝送線路解析の重要性がどれだけ理解されるかですね。
まさにその通りだと痛感しております。
例えば高ランプレートによる高電圧反射は放射ノイズの原因となっておりますが、
保障動作周波数が低いデバイスでも立ち上がり、立下り特性が顕著なものは
モデル提供を自主的にして欲しいと常日頃思っております。
IBISシミュレータを使用してのノイズ対策という観点は単に理想的な矩形波に
近づけることではなく周囲への影響も考察するものなのですから。
と、まぁ私的には思うわけです。
＞あと、日本の場合熟練技術者が経験でそれなりに動くボードを作ってしまうのが
＞かえってＩＢＩＳなどの普及を遅らせている原因かもしれません。
これもなんか頷けるのが実際ですよね？
世間には最近の高速信号化に対し「伝送線路解析サービス」という名目で運営している
会社も多々ありますが、経験上～100MHz位だと
①回路設計者による適切な（経験も兼ねて）部品選定。
②基板設計者による適切な（経験も兼ねて）配置、配線。
により、えいやぁで動いちゃうっていうのが本音です。
そう考えると傍から見て「業務、仕事として成り立つのか？」なんて
思ってしまうのは私だけでしょうか？
モデルシミュレータを使用し始めた最近の要因は、その経験たるものでは
追いついていけなくなってしまい、あらかじめ波形を観察しながら考察、設計する、
という所でしょうが、結局その「結果」はそのまま「経験」に移行することで
同様な回路構成には解析をかける必要性がなくなりますよね？
そういうのもIBISモデルが広まらない要因にもなるのかな？
実際、あるベンダーにIBISモデルについて問い合わせしたんですけど、
担当者が「それ何？？部品のサンプル（モデル）ですか？」って
おっしゃった時には本当落胆したこともありました。
＞今後、周波数帯域が益々高くなるので、シミューレションが重要になると私は考えていますが。
そうですよね。動作周波数が高くなるということはランプレートが高くなり、
振幅も狭くなる（低電圧化）ということが現実的におきています。
LVDSなどの差動波形、HSTLなどの低電圧波形等重要視するべき箇所は
パターン設計者が自らシミュレータを動かすという必要性に駆られるのではないでしょうか？
・・うーんそれにしても「伝送線路解析業務」というのは、それ自体で
食っていけるのだろうか？？
19:IBIS作成者
02/05/05 03:10
>>17
>疑問１
まず、プルダウン、プルアップ特性はアウトプットバッファ（ドライバ）にしか存在しなく、
インプットには無いので、それぞれ分けて考えた方が良いかな？
正直、IBISからSPICEに変換したことが無いので、ちょっと自信が無いです。
ＧＷ明けに会社に行って、資料を調べてから答えますね（ｽﾏｿ）
そういえば、Ａｐｓｉｍという会社の製品には IBIS から Spice に変換する
ツールがあった気がします（有料ですが）
>疑問２
プルアップについては、そのままＳｐｉｃｅに変換してはダメだと思います、
というのも、プルアップは アウトプットバッファにしきい値電圧より上の
電圧を入力端子にかけて、その出力端子から電流を引き込み、
そのＩ／Ｖカーブを測定し、その結果を加工します。
この加工の仕方がくせもので、電流が０になる電圧（3.3Vで駆動するバッファなら
3.3Vで電流が０になるはずです。）を０として、計算します。
で、ちょうどプルダウンの波形をX軸でひっくり返したような波形に変換します。
自分で書いてもたぶんうまく伝わらないと感じてますので、すみません。
>疑問３と４
マイナス方向の特性ですが、Spiceで実行しても、パンチ効果などで
うまく測定できないので、私の場合はギリギリまで測定して、
あとは近似値としてます。
で、マイナス特性はオーヴァーシュート・アンダーシュートの特性の時に
必要になります。
この答えだとうまく伝わらないと思うので、後日まとめて書きますね。
20:IBIS作成者
02/05/05 03:18
>>18
IBISというか伝送線路解析ではヨーロッパがかなり普及しているようです。
ノキア、エリクソン、アルカテルなどの通信系の会社がボードを設計する前に、
あらかじめバッファーのサイズや電流の値などを半導体ベンダーに
要求するなんてことも結構あるそうです。
伝送線路解析だけの仕事もアメリカにはあるようですが、
だいたいは、半導体ベンダーでバッファの設計している人間と、
ボード作成している人間が両方とも兼ねているのが現状のようです。
私も自分でシミューレションを実行してますが、マイクロストリップラインなどの
設定を全然考えないで実行すると、推奨周波数でまともにバッファが動かない
というのもかなりありますね。
500MHZで動作可能といっても、400MHZくらいで波形が三角波みたいに
なってしまうとか・・・
21:解析者
02/05/05 11:47
>>20
なるほど。。
海外でのいわゆる「縦のつながり」の強さが伺えますな！
というか、日本だけなのでしょうかね？役割分担がこんなにも
はっきりしている開発環境は。
本当は解析する側と半導体ベンダーっていうのは傍の存在でなければ
いけないんでしょうけど。実際問題、問い合わせをかけてみると
「うちの商品を御購入されていますか？」
「御社の営業担当とさせていただく代理店は・・・・」
「機密保持の兼ね合いがございますので・・・・」
「返答しかねます。。」
なーんていう返答が技術者から出てくるというケースが多いです。
おもしろいですよね。日本独特の風習っていうか、やっぱり「壁」が
できやすい体質が伺えます。
開発サイクルの早い時期にどっかどっかでこんなことやってると
負けてしまうぞ！！
それとGHz帯っていうのは現状の「伝送線路解析」という手法で波形だして
いいんですかね？？光デバイスとかあるじゃないですか？やれっていわれれば
できそうですが、結果の信頼性に欠けると思うんですが。。
どのくらいの周波数に留めておいたほうがいいんでしょうかね？
伝送線路解析という名目上は・・
22:久美
02/05/05 21:42
私は新卒で「伝送線路解析」の担当をさせられてるんですけど、なんだか
むづかしくてちんぷんかんぷんです。
23:17=artman
02/05/05 23:46
>>19 レスありがとうです
そうですね。アウトとインではモデルが違います。
とりあえずアウトからチャレンジしています。
IBISをSPICEに変換するツールはフリーであります。
その結果をみるとそのままV/Iの値が記述されています。
だから、そのまま使用できるのかななんて思っています。
一応IBISについてはセミナ受けたことがあるので
中身は分かります。
分からないのはその中身であるV/Iがどのように波形に
影響するのか。。です。分かればSPICEへ変換ができる
気がします。
すみません。仕事疲れで的確に説明できません。
（連休無しです。。。）
休みあけには仕事が落ち着くと思うのであらためて
自分の知りたいこと、目的を書きます。
>>22 久美さん
伝送線路はハマれば楽しいです。ハマらなければ。。。
回路設計、基板設計を絡めて行くと楽しさが分かるかと思います。
24:解析者
02/05/07 10:45
>>22
なるほど、世の中には新卒にいきなり波形見ろっていう所も
あるんですね？？たいへんだぁ～そりゃ～！！
でもがんばってやっていけばきっとはまること間違いないですね。
私は解析3年目に入ったわかぞ～ですが、最初のころはどえらく
苦労しました。共にがんばりましょうね。
そうそう、最近セミナーとか開いて頂ける所が多いので、御使用の
解析ソフトに関わらず出てみたほうが良いですよ。
池田先生の講習にでましたが、初心者にはもってこいのレベルでした。
25:名無しさん＠１周年
02/05/07 19:00
とら技 はじめての回路シミュレーション買って
TR2個でのマルチバイブのシミュレーションしました
TRのコレクタ電圧をモニタするとずっと0v付近です。
トランジェントで波形をみたい。
電源はDCVですがだめでしょうか？
よろしくお願いします。
26:イヤンレンドル
02/05/07 21:55
IBISはどこで入手できるのでしょうか。
27:名無しさん＠１周年
02/05/07 21:57
>>26
URLﾘﾝｸ(www.eigroup.org)
28:解析者
02/05/08 17:24
解析に携わっている皆さんはなんのソフトをお使いですか？？
29:IBIS作成者
02/05/08 18:40
連休明けでかなり忙しい状況ですが、
ちょっとずつ人が増えてきて嬉しいですね。
>>22
新卒で伝送線路解析ですか、う～んどうなんでしょ？
でも、いきなりボード設計の下働きをするよりは
色々勉強出来るので良いかもしれませんね。
（覚えなければいけないことが山ほどありますが）
>>23
IBIS から Spice に変換するプログラムを
URLﾘﾝｸ(www.intusoft.com)
から手に入れて、実際に試してみました。
しきい値電圧の上と下でそれぞれ分けて、DCとトランジェントの
処理をしているようですね。
アウトプットバッファなら VT(Vth)と、Rise/Fall のランプ、
プルアップ／プルダウン、クランプの値をIBISから持ってくる来て、
Spice の SMOD の中にそれぞれ入れてやればうまく動くきがします。
ただ、RTF と RTR という抵抗値が ランプの dV/dt から
どういった式で算出されているのかが疑問ですが。
30:IBIS作成者
02/05/08 18:41
>>25
DC 解析は、ある電圧に対する電流またはその逆を
解析するのは分かりますよね？
で、トランジェントは時間の変化に対する電圧の変化を
解析するためのものなので、DCV以外に時間に関する
電圧を設定する必要があります。
たいていは、入力にPWL型、パルス型、正弦波型などを使います。
>>解析者
私は Spice と Cadence（OrCAD）の SigXP（SPECCTRA Quest）を使っています。
有名なのは HyperLynx ですかね？
Innoveda がメンターに買収されたので、
今後 Interconnectix と統合されるのかな？
なんか、IBISの場合パラメータ設定によって、
各シミュレータで結果が違うというのがしばしばありますね。
特に違うのは、SigXP（Cadence） と Interconnectix （メンター）のようです。
Apsim の 製品はマニアックそうで買って欲しいといったのですが却下されました。
31:artman
02/05/08 22:19
>>29
SMODですか？SPICEのヘルプザッと検索しましたが
ありませんでした。また詳しくしらべてみます。
今はそれぞれ（プルアップ、プルダウン、GNDクランプ、パワークランプ）
を電圧制御電流源モデルであらわしていますが、やはり違うのかな。
前にも書きましたが、この場合それぞれを接続した時点で
電流が合計されてしまう。。。
Hyperlynx良いですね。設計者にとっては一番使用しやすい
と思います。欲しい！！！けど、費用対効果（要するにお金）
がうまく打ち出せなくて買ってもらえないです。
Apsimはトレーニングに行って、さらに半年程かりたのですが
結局時間が無くていじれなかった。。。
価格はかなり高いですが、ソフト1本買えばあとは貸し出して
くれるらしいから、それを狙うのも手かもしれませんね。
32:解析者
02/05/09 00:03
むむむ・・・私は癖のあるソフトとして有名な「ICX（Interconnectix）」一本です。
こいつには参ります、、マジで！！いい加減にしてもらいたいです。
はっきり言って落ちすぎ。Win2Kでやると9割方落ちて仕事にならない。
どうにかしてくれよ。。メンターさん。次期バージョンにひそかに期待！
Cadenceのやつはいいっすね！！この前講習でいじってきました。
マイクロストリップとかライン特性を指定しやすいのがいいですね。
ICXだといちいち線引いて合わせなくちゃいけないんですよ。
プリ解析しにくいったらありゃしねーっす！！！
33:あぼーん
あぼーん
あぼーん
34:名無しさん＠１周年
02/05/10 01:49
URLﾘﾝｸ(www.geocities.co.jp)
35:IBIS作成者
02/05/11 22:53
ここ最近、IBISモデルを作成中・・・
で、パワークランプ特性でモノトニックが大量発生中
回路が不安定だと、ダイオードの抵抗特性において時折ネガティブが生じるため
モノトニック状態が出るのですが、う～んいちいち手作業で直すのがきつい・・・
実際のデバイスにおいては、ありえない？症状なんですが、
Spice シミュレーションでは、出てしまうのです。
で、ibis-users ML を調べたところ、かなりこの話題が議論されていて、
特にパワークランプ特性ではこの現象が出てもしょうがないというのが
実状のようで、近いうちに IBIS Model をチェックするプログラム自体が
修正されるようです。
ということで、これについては無視しても良いと言う結論に達したので、
私は無視してモデルを作成し続けることにいたいのですが
この Warning があると Simulator の方で何か不都合がありますか？
深刻な問題ならばEDAベンダとやりとりしつつ色々考えたいと思っているので
よろしくお願いします。
36:解析者
02/05/12 09:39
>>35
＞実際のデバイスにおいては、ありえない？症状なんですが、
＞Spice シミュレーションでは、出てしまうのです。
えっ？？そんなことがあるんですか？
ということはその結果が正としてIBISに反映することがあるんですね？
うーん、、
＞近いうちに IBIS Model をチェックするプログラム自体が
＞修正されるようです。
ということはノンモノトニック自体をある条件では許すという
ルールに変わるということでしょうか？
現状ではどのV/I特性もノンモノトニックがあるとIBISCheckerは
エラーを返しますよね？そのルールが変わるということは結果的に
いい方向にいくんですか？？
＞この Warning があると Simulator の方で何か不都合がありますか？
私が使っているメンター社の「ICX」は現ヴァージョンまでは
モデルにノンモノが存在すると解析ツールへの挿入は基本的に
できません。（挿入時にcheckerが働くためです。）
結果的に解析で心配としているのは信頼性と精度的な話となるので
モデル自体はいい方向にいってくれれば言うことなしです！！
37:解析者
02/05/12 11:31
>>35
そうそう、あとibis-users MLってなんですか？？
IBISモデルのことを議論しあえる板でしょうか？
是非ご紹介いただけませんでしょうか？
思うんですけど、この世界って結構奥が深いくせにそういうH.Pって
少なくありません？もっともっと勉強したいと思うんですけど、
教えてくれるのが文献とかしかない人ってたくさんいると思うんですよ。
沢山の方と経験を交えて教えて頂きたいなと思う今日この頃です（笑）
38:IBIS作成者
02/05/12 18:46
>> 36
IBISモデルの作成者の間では、実測をメインに考える人間と、
実測は正しいが限りがあるし、どうしてもSpiceから変換せざろう得ないので
Spiceをメインに考えよう、という二種類に分かれているようです。
で、Spice変換ではおかしいケースがあるのは認めつつ、
それを厳密に適用すると、業務に支障をきたしてしまうので、
運用上はある程度は多少のおかしいところも認めましょうというのが
現在の流れになっています。
で、IBISCheckerのVersion が最新の v3.2.8 ならWarningなのですが
それ以前のだとエラーなのですかね？
ＩＣＸが使用しているIBISCheckerのVersion次第だと思うのですが、
とりあえず、現状では困るユーザーが多そうなので、
もうしばらくはモノトニックを手で修正することにします。
あと、ibis-users ML ですが、
URLﾘﾝｸ(www.eigroup.org)
にある程度書いてありますが（かなり不十分ですが）
majordomo@eda.org 宛てにメール書き本文に
subscribe ibis
subscribe ibis-users
とメールを書けば登録出来たと思います。
あと、見るだけでしたら、
URLﾘﾝｸ(www.eda.org)
URLﾘﾝｸ(www.eda.org)
URLﾘﾝｸ(www.eda.org)
で議論の内容をチェック出来ます。
あと、SI（Signal Integrity） つまり伝送線路解析者のための似たようなものも
あるらしいのですが、こちらはまだ見つける事が出来てないです。
見つける事が出来たら、報告しますね。
39:解析者
02/05/12 21:00
>>38
なるほど。色々と意見聞けて良い経験となります。
作成者側から見るとIBISを作ることに関しては
・Spice変換
・デバイス個体の破壊的実測
にわかれることは小耳に挟んだことがあります。
問題となっている前者作成方法によるノンモノトニックの出現ですが、
実際の特性には関係なく、Spice測定によるバグ（適正ではないかも（謝））
でしたら、解析者側の対応方法としての「ノンモノの削除」で対応は
可能でしょうか？
私が「ノンモノの削除」をする方法は単純でして、単にノンモノ部周辺以降
（場所によっては以前、周辺というのは傾きを重視して適性と判断できる行）
を削除し、単調増減を守れるようにしております。
しかし、この場合、本当に単にルールにあわせるための方法であり、
V/I特性表記の線形部分に限られると自分では注意しております。
だからして、重要部のモデルの非線形部分にノンモノがあるとアウトですよね？
でも、作成者側でお作りになる際に上記の通り、線形部のノンモノの修正
で、解析者側での小修正で済み、業務が円滑に進むという事でしたら
解析者側としては容認できる範囲だと思います。
あと、ノンモノがCheckerにひっかかるという件ですが、ご指摘の通り
エラーではなく、「Warning」でした。訂正します。
ICXでも「Warning」でしたが、「直してからまた入れろ！」と
跳ね返しますね。チェッカーオフにするコマンドもあるにはあるんですけど
以前慣れないころ、ベンダーが提供してくれるものは絶対だと思い込んでた
時期がありまして、そのまま入れてたんですよ（笑）
今から考えると笑い話ですが、めちゃくちゃな波形がでましてね、それを
そのまま上に報告書として出して困った顔されたことがありました。
「えーーーっ！！」ってね。それで回路設計者とかパターン設計者とか
大勢が呼ばれて大騒動になったんですよ。結局解析方法に誤りがあったって
いうことがわかってよかったんですけど・・怖いです、やっぱり。
そうそう、そういえばこの件ですが、原因はモデルチェック無しでしたが
Waveformの負荷定義だったんです。
この負荷定義って色々あると思うんですが、解析ツール用に作ってあるものと
単に「この負荷をかけたらこんなランプフォームになります」っていう
レベルのもの2つにわけられると思うのですがいかがですか？？
また掲示板のURLありがとうございます。
参考にさせて頂きたいと思ってます。欲をいえば日本語版が欲しいですよね？
（無知な俺だけか（爆））
40:IBIS作成者
02/05/14 02:07
>>39
今日もＩＢＩＳ作成で一日が終わり、ノンモノ削除もだいぶ慣れてきました。
この作業ですが、やはりモデルを作成した人間が修正する方が良いですね。
私は、Spice結果の波形を表示しながら、どこがおかしいか見ながら、
全体への影響が出来るだけでないように、修正してますので。
Waveformの負荷定義って、Rref、Cref、Vrefなんかのことかな？
これはかなりくせもので、私は出来るだけモデルに定義しないようにしています。
この値は、もともとシミュレータの方で、デザインルールチェック、タイミングエラーチェックを
行う時に、モデルに対するなんらかの負荷パラメータが必要なるというだけですので。
あと、この値って半導体ベンダーの方では決められないのが実状です。
実際のトポロジーなどのシミュレーションではかえって無い方が良い気がします。
掲示板の件ですが、日本語版はもちろん欲しいですね。
でも、日本人ってたいしたことがなくてもすぐ秘密扱いにしますし、
本家のＥＩＡではちゃんとＭＬなんかも作って誰でも議論に参加できますが、
日本のＥＩＡＪはなんの役にも立ちませんからね。
41:解析者
02/05/14 11:08
>>40
全体への影響を見れる作成者側で修正して頂ければ本当、間違いは
ございませんね！お手数おかけいたしますが、がんばってください。（爆）
＞Waveformの負荷定義って、Rref、Cref、Vrefなんかのことかな？
Waveformの記述内のテスト回路負荷（･･･fixture）ってやつですね。
解析ツール側ではT/Vデータを解析時のテストパターンとして用いる
際にはDC以外の条件が含まれた特性だと正しく波形を表示させることが
できないらしいので、（実際リンギング等が異常なほど出てきました）
LとかCのfixtureが定義されているWaveformだと使うことを諦めざるを
えません。もちろんこれは「ICX」に特化したことなので別ツールは
どうなのかわかりませんが・・・
そういえばRamp特性でも同様にDC抵抗（R_load）のみの計測ですよね？
でも最新のヴァージョンだと、ツール側で「Waveform特性を用いる」か
「ｄV/dt特性のみにする」かの選択ができるようになってました。
やはり、結構クレームいったと思うんですよ。メ○ターにね。
で、私はというと使いませんね。トラウマっていうわけではないん
ですけど、せっかく精度のいい非線形データを用いても波形的には
あんまり変わんないんですよ。だから一応見るだけ見て変わんない
こと分かったらWaveformは使いません。
＞日本人ってたいしたことがなくてもすぐ秘密扱いにしますし
ですね。体質ですかね。そういう面では勉強進めるには海外のほうが
オープンなこともあって掘り下げることができますね。
会社入って早3年目・・・SI解析も3年目に入りました。まだまだ
ケツの青い解析者です。。
42:IBIS作成者
02/05/14 23:04
なんか解析者さんと二人で話しを進めてますね。
回路に関するシュミレーションの事なら初心者でも気軽に書きこんでくださいませ。
当方、一応１０年ちょっとの回路と３年程度の伝送線路解析の経験がありますので。
>>解析者さん
Rising/Falling Waveformの事ですが、
私はお客から強く要請されない限り、モデルにはデータをつけません。
というのも、ご存知と思いますが、このWaveform はRise、Ｆａｌｌにそれぞれ
抵抗を接続して、電源もしくはＧＮＤにつって波形を測定するので、
ちょっと特殊なものとなっています。（Rising＊２とFalling＊２）
defaultでこの抵抗値が５０「ohm]のため時定数の関係から、
かなり遅い立ち上がり／立ち下がりとなるので、そこらへんの質問が多いです。、
（普通に１０PFの容量を付けた時よりも遅くなるため）
シミュレーションするのなら、dV/dTのRampの値で十分ですし、
かえって、Waveformを使うとおかしくなるケースがあります。
ただ、PCIの仕様みたいにRiseとFallを分けて考えなくてはいけないケースだと
有効だと思います。
43:解析者
02/05/15 08:55
私もたくさんの方々のお話を聞きたく思います。
書き込みがんばりましょうね（爆）
>>42
＞ただ、PCIの仕様みたいにRiseとFallを分けて考えなくてはいけないケースだと
＞有効だと思います。
すいませんがこの辺のお話は初めて聞きました。
モデルがPCI仕様に対応しているという点に深く関係がありそうですね。
もう少し詳しくお聞かせ願いませんか？？時間があるときに御願いいたします。
44:あぼーん
あぼーん
あぼーん
45:IBIS作成者
02/05/16 22:40
>>43
最近仕事に追われかなりきついです。
週末には解放されるので、そのときＰＣＩについて書きますね。
たいした話ではないのですが、次のＩＢＩＳの仕様にも関わってきますので。
46:解析者
02/05/17 09:35
私はといえば仕事も一段落して落ち着きました。
書き込み楽しみに待っております。
他の皆さんも書き込みしてみてはいかがですか？
こんな「先生」のお話を聞ける機会は滅多にないですよ！！！
47:名無しさん＠１周年
02/05/17 13:31
あくまで業務でなく個人レベルで、「電子回路シミュレータ」のお試し版とかで
遊んでいた程度の、元電子基板小僧です。個人レベルで音声ミキサーやその他
アンプ作るくらいなら、まともな図面引くまでもないですし、会社ではVHDLとかの
受託ばっかりやっていて、Spiceなんかを使う（買う）ような業務がありません。
そんなところに、ある仕事で上位レベルのシミュレータ、saberとかsimplorerとか
をいじる仕事が入ってきて、それに身売りされています（笑）
基本的な感覚は知っているとはいえ、回路に制御ダイヤグラムがつながった、
なんだかわけわからない図面（画面）に面食らうことしきり・・・
48:IBIS作成者
02/05/18 23:45
>>47
Saber は Verilog-AMS や VHDL-AMS が世に出るまでは、
結構重宝さてれいました。
must言語も悪くはないですし、モータ駆動など機械系のシミュレーションモデルが
けっこうあったのも良かったです。
ただ、Behaviorだけで Schematic（回路）と絡めて、デジアナ混在の
Mixed Signal シミュレーションという意味では、Verilog-AMS や VHDL-AMSの方が
分がありますね。
49:IBIS作成者
02/05/18 23:58
>>解析者さん、
IBISにおけるPCIについてですが、
普通のバッファでは Vmeas と呼ばれる、しきい値電圧のような設定が
一つですみますが、PCIの場合は、Rise とFallを別々に分けて考える必要があります。
(通常のVmeasは VDD/2 か Trのしきい値電圧が設定されます。）
今の、IBISの仕様に直すと、以下のようにする必要があると IBIS-User MLで
議論されていました。
Rising edge Falling Edge
Rref = 25 Rref = 25
Vref = 0V Vref = 3.3V
Cref = 10pF Cref = 10pF
Vmeas = 0.94V Vmeas = 2.03V
しかも、この Vmeas が Rise や Fall だけでは無くて、Min/Typ/Max でも
それぞれ分けて考えた方が良いのではないかという結論になり、
次のIBIS4.0 の仕様では以下のようなパラメータが追加される予定です。
| Typ Min Max
| Vmeas_rising 0.941 0.885 1.026 | vmeas =0.285(vcc)
| Vmeas_falling 2.0295 1.845 2.214 | vmeas = > 0.615(vcc)
どうしても PCI仕様を通常のバッファと同じように扱うと、正確なシミュレーションが
出来ないので、それぞれ Rise/Fall の Waveform を使用してシミュレーションした方が
より近い結果が出てるという話です。
50:あぼーん
あぼーん
あぼーん
51:解析者
02/05/19 22:49
>>IBIS作成者様
なるほどですね。
貴重な書き込みありがとうございます。
PCIブリッジの解析とかは見直されるようになってきているわけですね。
確かにPCIってランプレートはRiseとFall側で異なるというのは聞いたこと
がありますが、それらの特性をWaveformで対処可能なんですね！
勉強になりました！
しかし、疑問に思うのはVmeasです。
勉強不足もあって間違った考えであるかもしれませんが、、
Vmeasの定義というのは作成者様のレスにもありましたように、
「しきい値」ですよね？
これというのは、ICXでは（毎度個人的見解ですいません（爆））定義は
絶対条件なのですが（OutputのPinモデルレベルで）、その値が
いくつであろうと波形的な影響というのは無いと思いますが、否で
しょうか？
ICX上で変化があるのは、
・波形表示内のVmeasを示す電圧ライン
・遅延解析で、Vmeasラインで比較したときのそれぞれの遅延時間
だけでありますが、本来のVmeasの定義扱いはそれ以上のことを
示しているのでしょうか？
もちろんPCIの遅延解析上でRise側とFall側での遅延時間は
それぞれのVmeasを変化させることで詳細な解析はできると存じて
おりますが、「PCIはしきい値が立ち上がりと立下りでは異なる」
と意識していれば問題なく結果を得ることができると思うのですが
いかがでしょう？
それとも解析云々ではなく
、「PCIはしきい値が立ち上がりと立下りでは異なる」
というのをモデル化する必要性があるというお話でしょうか？
IBISモデルというのは解析前提で作られるものではないという
ことを以前文献で読んだことがありますが、情報をモデル化する
という事なのでしょうか・・
なんともレベルが低い書き込みですいません。
このような場を本当に求めていたもんですから、お付き合いの程
よろしくお願いいたします。
52:IBIS作成者
02/05/20 02:07
>>51
まず、Vmeasについてですが、お互いの共通認識である通り、しきいち電圧です。
で、このVmeasの扱いですが、シミュレーター側に処理が任せられているのですが、
大抵は、波形的な影響は無いと考えて良いと思います。
ではなぜ必要なのかと言うと、このVmeasの他のRrefやVrefなども関係して来るのですが、
ICXやSigXPなどのシミュレータにはタイミングエラーチェックやデザインルールチェックなどの
機能がありますよね？
ボード設計している時に伝送線路の距離が長くなったり、負荷がかかった時に、
ドライブしきれないというようなチェックをする時の基準値のような役割で、
遅延解析などの計算に使われます。
＞もちろんPCIの遅延解析上でRise側とFall側での遅延時間は
＞それぞれのVmeasを変化させることで詳細な解析はできると存じて
＞おりますが、「PCIはしきい値が立ち上がりと立下りでは異なる」
＞と意識していれば問題なく結果を得ることができると思うのですが
＞いかがでしょう？
その認識で正しいです。
PCI仕様におけるタイミングエラーチェックがあまり機能しない状況なので、
それを判断するためのパラメータがIBISモデルには必要ではないかという感じでですね。
＞なんともレベルが低い書き込みですいません。
＞このような場を本当に求めていたもんですから、お付き合いの程
＞よろしくお願いいたします。
レベルが低いとは全然思いませんよ。
むしろ、きちんと解析について考えている印象を受けていますので。
今の日本の状況だと解析者のレベルの前にモデルを作成する側のレベルの
低さの方が深刻だと私は思っていますし。
53:あぼーん
あぼーん
あぼーん
54:名無しさん＠１周年
02/05/21 11:52
URLﾘﾝｸ(ams.milkcafe.to)
55:名無しさん＠１周年
02/05/21 17:17
URLﾘﾝｸ(px.a8.net)
「AIPC分析」をご存知ですか？
「AIPC分析」は、高度な心理学を利用した、最新の相性マッチング技術です。
「１２の選択肢」に答えるだけで、あなたの恋愛観を細かく分析して、自然のままで心からリラックスできる最高のパートナーをご紹介いたします。
*ご利用無料／資料請求ではありません。
*結果は電子メールで、すぐにお伝えします。(パートナー紹介編・性格分析編)
URLﾘﾝｸ(px.a8.net)
56:解析者
02/05/29 16:52
いやいや下がってしまいましたね。
ここらであげておきましょう。
最近はめっきり本業のパターン設計が忙しくてカキコできずにスマソ！！
＞＞作成者様
最近はどうですか？？
相変わらずいそがしいのでしょうか？？
体に気をつけてくださいね。
57:ふりー ◆Eox/FREE
02/05/29 18:16
a
58:あぼーん
あぼーん
あぼーん
59:IBIS作成者
02/05/31 00:58
>>56 解析者さん
とりあえず、仕事の方は落ち着きました。
それと、しばらくの間 IBIS の仕事から離れるかもしれない可能性が出てきました。
もちろん伝送線路解析には関わりつづけますが、回路設計のシミュレータの
仕事の方が忙しくなりそうなので。
あと、si-list というアメリカで伝送線路技術者が集まるＷＥＢを見つけたので
紹介しておきます。
URLﾘﾝｸ(groups.yahoo.com)
全部英語なのでかなりきついですが、勉強になります。
60:SI技術者
02/06/27 01:39
こんなスレあったンですね。ﾏﾀｰﾘしてていい鴨。
もうかれこれ7年ほど伝送線路シミュレーションしてます。HSPICE, XTK(ePlanner),
SPECCTRAQuest(SigXp), Apsim, SignalAdvisorを使てﾏｽ。ICX(IS)もトレーニング
受けました。
>>51
Vmeasは、タイミング(ディレイ)解析に使うです。
具体的には、ドライバにテスト負荷(Vref,Rref,Crefで定義されている)を付けて、
t=0から波形がVmeasを横切るまでの時間(Time to Vm)を基準(通称バッファディ
レイという)にして、そこからレシーバの波形がVmeasを横切るまでを、「伝送遅延」
(Propagation Delay)とするです。
ドライバの立ち上がりは、負荷によって変化するので、回路を構成した場合に、ドラ
イバの波形がVmeasを横切る時間は、当然変化して、基準になりません。言葉の
定義はまちまちですが、回路を構成した場合の、ドライバ～レシーバまでの遅延を
"Flight Time"と呼び、"Propagation Delay"とは明確に分けて考える必要がありま
す。
Vmeas自体は、仰る通り、波形には影響しません。
「ランプレート」と言うのですね。ウチでは使わない言葉です。"Slew Rate"という言
い方はよく使いますし、データシートやスペック(USBとか)にも出てきます。単純に
"Tr/Tf"という言い方の方が好きですが。
>>59
si-listには書き込みもしています。日本人はほとんどいないので、正体がバレる鴨。
61:SI技術者
02/06/27 01:54
>>42
>シミュレーションするのなら、dV/dTのRampの値で十分ですし、
>かえって、Waveformを使うとおかしくなるケースがあります。
>ただ、PCIの仕様みたいにRiseとFallを分けて考えなくてはいけないケースだと
>有効だと思います。
えと。ちょっとソースは失念しましたが(確かIBIS Summitのプレゼンで、Siemensの
方が発表されてました)、[Ramp]では不十分で、[Waveform]、しかもVccとGndをリ
ファレンスにした、RiseとFallの、計4つの波形がある場合の方が、極めて精度が
得られる、という実験結果があります。
[Waveform]は、VmeasやVref,Cref,Rrefと同様、IBIS3.2では"Recommended"で
"Required"ではありませんが、解析に携わる人間としては"Required"であってほ
しいと。
まぁ、シミュレータによるでしょうが。
62:琴
02/06/27 04:45
突然ですが，複数の点があり，各点間の距離だけが分かっているとき，その点同士の位置をグラフで表示させることは可能ですか？
よろしくお願いします．
63:世直しサイト
02/06/27 06:03
URLﾘﾝｸ(profiles.yahoo.co.jp)
64:元IBIS作成者
02/06/27 22:27
実は色々ありまして、IBISとは縁が切れて、今は Analog/Mixed Signal の
シミュレーション関連の仕事をしてます。
>>61
強力な人が出てきて心強いですね。
そのうちどこかでお会いするかもしれないので、その時はよろしくです。
あと、工学版じゃないので、ﾏﾀｰﾘいけるかと。
>>42 でＲａｍｐについて書いたのですが、Waveformを使うと精度が上がるというのは
私も理解しているのですが、ツールによってかなり結果が違っていましたので、
作る立場から言うと、現在の状況だと、安全な dV/dT だけの方がおすすめということで書きました。
IBISを作っているときには、いつも ICXとSigXPの動作の違いに悩んでいたもので・・・
メンターが Innoveda を買収したので、今後はもっと良くなるかもしれませんね。
65:SI技術者
02/06/28 23:47
>>64
ただ実際のところ、[～ Waveform]ってシミュレータ内ではどう扱われているのでしょうね。
本来はリファレンス負荷での実測値を記述すべきなんでしょうが、現実にはs2ibisでIBIS
が作成されているので、シミュレータ側が合わせ込んでいるとしても単にspiceとシミュレ
ータの差を吸収するだけの効果しか無いような…。
キチンと作成されたIBISなら、I-V特性だけで十分正確な波形が得られるハズなんですが。
ICXとSigXp(DF/Signoise)の動作の違いに悩んでいたということですが、同じ伝送線路シ
ミュレータでも、解析手法に違いがあるようです。
使ってるのはXTKですが、マニュアルに書かれていた内容と解析速度から推測すると、
XTKはセグメント毎の伝達関数を解いてるようです。使ってはいないのですが、速度と波
形を見るとICXも同様の手法を使っているのではないかと。
片や、DF/Signoiseはspiceと同様の…伝送路をLCRラダーに置き換えて回路解析する…
方法を使っているようです。
両者はタイムステップの取り方も全く違う(XTKはSignoiseの1/10くらいに設定しないと
精度が出ない)ので、そんなところにも差があるのではないかと。
MentorがInnovedaを買収しましたが、片や大御所のBob Ross先生率いるICXと、業界で
絶大な実績があるXTKという2つのシミュレータが、今後どうなるのか。ちょっと心配。
66:あぼーん
あぼーん
あぼーん
67:解析者
02/07/02 11:32
＞＞元ＩＢＩＳ作成者様
お久しぶりです。
相変わらずお忙しいそうで・・体には十分気をつけてくださいまし。
私はというと客先の案件によりクロストークの検証をしております。
周波数に関わらず、パターンのクリアランスとランプレートの速さ、
パターンの線長を変化させていって、結果どのような傾向を得られるか。
なのですが、まぁこの世界に携わっている私たちにとってどのようになるか
はわかっていますけど、一応お仕事として頂いているんで・・＾＾；
んで、テストパターンをＣＡＤで起こして解析して基板まで作るそうです。
お仕事的にはおいしいことにはおいしいんですけど、こんな大手がこんな検証
に時間をかけていることに心配を感じます。結局、相手もどうなるかはわかって
るんですよね。ただやることがないと、おっしゃってました。
これも不況の煽りでしょうか？ いやはや大変です。
＞＞SI技術者様
はじめましてです。
私はICX使いで、他のShimの動作には非常に興味をもてます。
でもあれですよね。内部動作の詳細って機密事項で出してくれないんですよね？
以前大手のICX使いがMENTORに内部計算についてかなりつっこんで、それも
しつこく聞いて問題になったことがあったようです。
でも気持ちはわかるんですよ。
例えば、特性インピーダンスをあげてみても、文献に載っているような
一般の近似式とICXの計算結果ってひどいときには倍近く値が違ってくるんですよ。
倍も違えば、内部計算がどうなっているのかっていうのは気になる所ですよね？
それにしてもこのスレはまたーりかきこできるんでいいですね。
68:SI技術者
02/07/03 00:23
>>67
いいお客さんぢゃないですか!!(w
予算がキツくて評価基板なんて作らせてもらえませんヨ。
ICXいいですね。スプレッドシートに制約条件を入れてく方式はICXが
最初ぢゃないかな? InnovedaのePlannerも、CadenceのSPECCTRAQuest
もICXのインターフェイスを参考にしてると思います。
シミュレーションの結果がマズかったらICXの中で配線を検討して修正
できたりするのが便利だと思ったのですが、実際に仕事で使ってみると
思うように行かないトコロなんか、やっぱりあるンでしょうね。
特性インピーダンスの式は、よく見かける簡単な式(IPCの式)は特定条件
でしか合いません。ランバスの計算に使うとイタイ目を見ます(w
Haward Johnsonの本とかに書かれている式は比較的よく合います。
シミュレータでも、解析方法によって数Ω程度ズレるので、どんな計算
してるかくらいは、聞けば教えてくれると思いますヨ。
内部動作は、使っていると色々知りたくなるンですが、あくまでもシミュレ
ータのユーザであって開発者ぢゃないンだから、深追いしないように心が
けてマス(w。でも、どういう傾向にあるか知っておく必要はあると思います
が。解析でも実測ドンピシャより、どういう傾向か捉えることが大事ですよ
ね。
ところで、IBIS作成してる人とハナシをしたことがないンですが、やっぱり
ほとんどの場合、s2ibisで作成するもの? IBIS Accuracy Handbookにある
ようなCorrelationってほとんどやらないモノなのでしょうか?
69:解析者
02/07/03 12:31
>>68
＞シミュレーションの結果がマズかったらICXの中で配線を検討して修正
＞できたりするのが便利だと思ったのですが、実際に仕事で使ってみると
＞思うように行かないトコロなんか、やっぱりあるンでしょうね。
全く言ってその通りです。
仕事で使うことを前提にした時、CAD→ICXのデータ変換は頻繁に使いますが
この商品の売りであるICX上で配線を動かして云々・・で最終的に
ICX→CADのデータ変換はまるっきり使いません。
というか使えないんですよね。変換したデータが・・
ですからやるんだったら、ICXで引いた配線状況を見ながら（こんなことも
ほとんどないんですけどね^^;）CADで引くって感じが主ですね。
特性インピの話ですが、時間があったのでちょっと検証してみました。
比較材料は一般のIPCの近似式、Wheelerの近似式、ICXの値です。
一定条件下で配線幅だけ変えていってインピーダンスを振るという内容です。
まぁ、単純なことなんですけど・・・
結果、面白いことになりました。
配線幅が0.4以上であると、Wheelerの近似式にICXの値がほぼドンピシャ。
配線幅が0.3以下になると、IPCの近似式にほぼドンピシャでした。
また、Wheelerの式のほうがIPCの式に比べインピーダンスが高めに出ます。
ICXが高速信号の解析用に作られていることを前提にみたら、線幅が0.4
以上っていうことはめったに想定しないでしょうね。
それぞれを非線形ラインと捕らえた時には、ICXは両者とは異なる
計算をしているということがわかりました。
＞解析でも実測ドンピシャより、どういう傾向か捉えることが大事ですよ
＞ね。
本当にその通りです！まさに伝送線路解析の目的なんですが、
まだまだ、ツールをプローブ代わりと考えているお客さん、たちが悪い
話をすると、弊社営業（笑）には困ります。
「実測のシュート電圧と解析結果が違うぞ！！」
なんて大騒ぎするお客さんに素直に「不良」として扱う営業体制だった
時期には言葉もでません。本当に勘弁して欲しいものです；；
IBIS作成のお話は「元IBIS作成者」さんにお聞きしたいものですね。
ところで、Correlation・・相関性ってなんでしょうか？
実測のことですかね？？
70:SI技術者
02/07/04 00:03
>>69
ICXの本来期待してる使い方は、ホストCADで設計したデータをICX上で波形
解析して、修正した内容をECOとしてホストCADに戻して…って方法なんでし
ょうが、ICXの配線編集機能はおそらくホストCADほど充実していないでしょう
から(もしそうだったらホストCADはいらない!!)、微妙な修正なんかはできない
ンでしょうね。それにホストCADで設定しているデザインルールをICXにも設定
するのは二度手間だし。
SPECCTRAQuestも、ホストCADはAllegroしかありませんが、当初は似たよう
なコンセプトのツールでした。データベースはAllegroと全く共通ですし。そもそ
も、レイアウトエンジニア(パターン設計者)がシミュレーションまでするような発
想が、実際と合わないってのがあります。パターン設計は納期優先ですから(w
最近はその点に気づいたのかどうか、シミュレータでルールを作る→ルールを
ネットに割り当てる→レイアウトエンジニアはルールチェックしながら設計、とい
うフローになっています。
もっとも、ウチでは回路設計とシミュレーションはするけど、パターン設計は外
にお願いしちゃうので、せっかくのフローも活かしきれていないのが現実。
ICXはインピーダンス計算に近似式を使ってるのですね。そういう検証をして
おけばツールを使う時に気持ち安心して使うことができます(w
XTKはおおよそのアルゴリズムは公開されていて、グランド面が近い時は有
限要素法(FEM)、遠い場合はモーメント法(MoM)が使われているとのこと。
「近い」「遠い」の判断をドコでしてるかは不明ですが。いちおう、近似式でな
くフィールドソルバーを使ってるようなのですが、気になる場合は別のツール
(フリーで落ちてるヤツやApsimRLGCなど)や近似式で「ウラ」をとってます。
近似式でも5%程度の精度が出るらしいので、十分かもしれません。
ウチは解析者さんからみれば「お客さん」のような立場なので（笑）、高いお金
払ってシミュレーション結果と実測に違いがあれば、やっぱり文句を言うかも。
判っていながら文句を言うなんて、やな客かも。
「実測できるンですか、良かったですね。次回からは、実測とシミュレーション
にはこの程度違いがあることを念頭において、報告を読んでくださいね」
ってのが模範解答でしょうか(w
Correlationってのは、実測とシミュレーションの「相関」のことです。
IBIS Accuracy Handbookでは実測による相関を取る作業が手順として書か
れています。ただ、そうして精度を上げたIBISでも、テスト回路では波形が
一致しても、実際の負荷では精度が落ちてしまう(合わない)場合が多くて、
IBIS Summitでも問題になってました。
ところで、ウチは近所の部署でICX使ってるンですが、ICXはnon-monotonic
のIBISを食えない(受け付けない)から、代理店(Z社)に文句を言って、
non-monを取り除くツールを作らせたとかなんとか。s2ibisや実測でできたば
かりのV-Iカーブは微妙にnon-monが残ってたりしますからねェ。
幸いにして、ウチで使ってるツールはnon-monを気にしなくていいので便利
です。始めた当初はWarningがいっぱい出て、不安でしょうがなかったモノで
すが(w
71:名無しさん＠１周年
02/07/04 01:03
↑
読むのしんどい。
72:元IBIS作成者
02/07/04 23:13
昨日から今日にかけて、奈良・大阪に出張していて、
やっと家路に着き、ビールを飲みながら疲れをいやしてるところです。
さて、ＩＢＩＳ作成の話ですが、だいたい以下のパターンに分かれると思います。
１．s2ibis で作成する。
２．外注する（Ｚ社がけっこう力をいれてます）
３．s2ibis を自分で改造したり、Spice の出力から、Perl などで IBIS Format にする。
s2ibis で作成しているところは７割くらいでしょうか？
ある程度、IBIS に詳しくなると、s2ibis では色々と不満が出てくるので、
私の場合は、自分で Spice の出力から IBIS Model を作成する
Perl Script を自作しました。
IBIS Model は Pullup/Pulldown の Ｉ－Ｖカーブ、Power/GND Clampカーブ、
Rise/Fall の dV/dT、V-T Table なので、別に測定の仕方をきちんと
理解すれば、s2ibis を使う必要が無いのですが、
IBIS の仕様を理解している半導体ベンダーが少ないため、
外注してる会社も多いですね。
non-monotonic については、Spice の出力を直に変換すると、
Power Clamp 特性ではけっこう頻繁に起きます。
私の場合は、Spice の波形を表示しながら、non-monotonic の部分を
取り除く作業をしていましたが、この作業はかなりしんどかったです。
ibischk プログラムでも、 Warinig で、Error では無いので
そのままモデルを配る会社も多いかもしれないです。
半導体ベンダー、特に日本の会社は IBIS モデルや伝送線路の解析には
あまり力をいれてないというか、チップのテストから先の事は
あまり関係無いという立場のところが多いですね。
私も IBIS Model を作っていた頃は、色々ありましたから・・・
次ページ最新レス表示スレッドの検索類似スレ一覧話題のニュースおまかせリスト▼オプションを表示暇つぶし2ch
4995日前に更新/155 KB
担当:undef