「コンパイラ・スクリプトエンジン」相談室11
at TECH
435:427
07/04/01 20:51:45
>>431
example.cpp(と,そこで使ってるverilogParser.yxx)は
* エラーがあったらyyerrorのassert(false)で異常終了
* なかったら返り値1で終了(←何考えてるんだ?)
ってだけのプログラムなのは読めば分かるだろ?
そもそも出力先を一つもfopenしてないしfstreamも使ってない
内部構造はyydesign->modulesにpush_backされてるから自分で文字列化しる
つまりverilogDesign.cpp内の各クラスにoperator string()を追加するんだよ
とりあえずverilogパーザなんて難しいものでなく逆ポーランド電卓から始めた方が w
次ページ続きを表示1を表示最新レス表示スレッドの検索類似スレ一覧話題のニュースおまかせリスト▼オプションを表示暇つぶし2ch
4776日前に更新/194 KB
担当:undef