暇だからVHDLでも書こうかな

暇だからVHDLでも書こうかな at TECH

82:デフォルトの名無しさん
03/04/09 09:16
>>78
アルゴリズム検証とハード実装は一寸違った方向のそれぞれ
別の技術だから融合はありがたい事でし。
ただ、Cで書いてHDLをはき出すってってやり方だと出来た、
HDLの品質を確認する、でそのHDLか作られる回路を想像する・・・

便利になるかもしれないけど出来上がった回路に不具合が
見つかった時、Cのソース迄戻ると論理合成によって回路が
どう変わるか想像できないからASICなら製造のTATが長そう。

次ページ

続きを表示

1を表示