暇だからVHDLでも書こ ..
80:デフォルトの名無しさん
03/04/09 01:37
＜イントロダクション＞ 回路図でない言語がそのままチップになる
＜第1部＞ 回路なんて誰でも作れる 脱ハードウエア指向へ
＜第2部＞ 数千行でチップができる VHDL言語がLSI設計を効率化
まさにデジャビュ（ｗ やり口が１０年前と何も変わってない
次ページ続きを表示1を表示最新レス表示スレッドの検索類似スレ一覧話題のニュースおまかせリスト▼オプションを表示暇つぶし2ch
4877日前に更新/76 KB
担当:undef