暇だからVHDLでも書こ ..
7:デフォルトの名無しさん
03/01/30 03:35
暇だぁ・・・・
std_logicvectorのまま16進使う方法ないですか？
苦し紛れにこんなことやってます
i_adr_bus<=conv_integer(adr_bus);
process(i_adr_bus)begin
case i_adr_bus is
when 16#0000# => i_dataout <= 16#58#;
when 16#0001# => i_dataout <= 16#00#;
次ページ続きを表示1を表示最新レス表示スレッドの検索類似スレ一覧話題のニュースおまかせリスト▼オプションを表示暇つぶし2ch
4871日前に更新/76 KB
担当:undef