暇だからVHDLでも書こ ..
[2ch|▼Menu]
282:デフォルトの名無しさん
06/05/24 23:03:50
【Verilog】記述言語で論理設計 Project4【VHDL】
ｽﾚﾘﾝｸ(denki板)

【FPGA/CPLDスレ】 XILINX/ALTERA/Lattice/Actel 05
ｽﾚﾘﾝｸ(denki板)

こんなとこかな

次ページ
最新レス表示
スレッドの検索
類似スレ一覧
話題のニュース
おまかせリスト
▼オプションを表示
暇つぶし2ch
4866日前に更新/76 KB
担当:undef