暇だからVHDLでも書こうかな

暇だからVHDLでも書こうかな at TECH

1:デフォルトの名無しさん
03/01/30 01:35
library ieee;
use ieee.std_logic_1164.all;

もしかして板違い？

2:デフォルトの名無しさん
03/01/30 01:37
腹違い

3:デフォルトの名無しさん
03/01/30 01:38
回路図知らない奴がVHDL書いちゃいかｎ

4:デフォルトの名無しさん
03/01/30 01:48
VHDLのお勧めのツールを
教えてください（初心者向け）

5:デフォルトの名無しさん
03/01/30 01:52
>>4
教材って事か？

6:デフォルトの名無しさん
03/01/30 03:26
そのとうり

7:デフォルトの名無しさん
03/01/30 03:35
暇だぁ・・・・

std_logicvectorのまま16進使う方法ないですか？
苦し紛れにこんなことやってます

i_adr_bus<=conv_integer(adr_bus);

process(i_adr_bus)begin
case i_adr_bus is
when 16#0000# => i_dataout <= 16#58#;
when 16#0001# => i_dataout <= 16#00#;

8:デフォルトの名無しさん
03/01/30 03:36
>>3
回路図しかやらないやつと、回路図を全く知らないやつとを
ペアにして書かせるのがポイントだ

9:デフォルトの名無しさん
03/01/30 03:40
>>8
ﾋﾞﾍｰﾋﾞｬで設計できるようになったら大変だ。

10:デフォルトの名無しさん
03/01/30 18:55
>>10 私は>>8ではないですが、最近はbehavior levelから直接
論理ゲートまで合成するツールも出来てきているようですよ.

ところでVerilog vs. VHDLでgoogleと結構感情的な意見の言い合い
のページとかが引っかかって英語圏の人に親近感もったりする。

11:デフォルトの名無しさん
03/01/30 19:51
俺はVHDLしか出来ない
暇な今勉強しておいたほうがいいかな・・・・・

12:デフォルトの名無しさん
03/01/30 21:04
おい、もうVHDLは古いようだぞ？！

「Cベース設計」にトライ！
URLﾘﾝｸ(www.cqpub.co.jp)

13:デフォルトの名無しさん
03/01/30 21:15
>>12
設備、ツールの入れ替えとか
社員の教育とか色々あるのでは？
実際どんな感じなの
今私現場離れてるもので・・・・

14:デフォルトの名無しさん
03/01/30 21:18
>>13
まだ大学の研究室で試してみようかレベル。

しかし、ハードウエアの知識がまったくない人間が、
十分まともなハードウエアを設計できるようになった。
数年後には広く使われるようになることは間違いない。

15:デフォルトの名無しさん
03/01/30 23:56
>>13
今開催中のElectronic Design Solution Fair 2003
URLﾘﾝｸ(www.edsfair.com)

セミナーでCベース設計がちらほら。

16:14
03/01/31 00:07
間違えました。
「Electronic Design and Solution Fair 2003」
でした。今開催中なのであげ。

17:デフォルトの名無しさん
03/01/31 01:04
>>15-16
＞初日に菊川怜トークショーを開催。

なぜだ！？

しかも名前の「菊川怜」がgif画像だ。

なぜだ？！

18:16=15
03/01/31 01:13
うぇ、また間違えてる。
14じゃなくて15でした。

19:デフォルトの名無しさん
03/02/02 00:34
>>15
URLﾘﾝｸ(www.edsfair.com)
本物テレビ

ほしい！！ｼﾞｬﾊﾟﾈｯﾄ高田もびっくりだよ

20:John ◆Re0z.4Is5E
03/02/02 00:35
ハードウェア作って何がしたいんですか？

21:デフォルトの名無しさん
03/02/02 11:49
URLﾘﾝｸ(www.cqpub.co.jp)
これ買いますた。がんばってHDL身につけるなり～。

22:デフォルトの名無しさん
03/02/02 13:41
>>20
数千円で、特殊計算に特化したハードウエアが作れます。
それは、今の汎用CPUで処理させるよりも数倍以上速いわけです。

たとえば、200MHzのFPGAで作成したHuffman符号器は、
2.8GHzのPentium4や、AthlonXP 2400+よりも1.9倍高速に動作します。

23:デフォルトの名無しさん
03/02/02 15:03
>>21
どれどれ、俺が先生やってやろう
暇だから

24:デフォルトの名無しさん
03/02/02 15:10
うそばっかり。ぷっ。
昔５まんえんでうってたのといっしょじゃないか！

25:デフォルトの名無しさん
03/02/02 16:05
behavior levelから直接物性まで合成できるツール作ったら誰か買う？

26:デフォルトの名無しさん
03/02/02 16:47
Cベースの論理合成ツールとかだと
クラス使って継承とかのコードかけるのか・・・
便利そう・・・

27:デフォルトの名無しさん
03/02/03 01:03
>>21
たった数十個しか構成できないようなものはやめちまえ！
数万円もだせば、数十MHz入力可能で数千ゲート以上のFPGAが作れる。

28:デフォルトの名無しさん
03/02/03 03:11
>>27
練習用にはいいと思うよ

29:デフォルトの名無しさん
03/02/03 08:53
　　　　ｏ　ﾊｧﾊｧ･･･
　　ｏ＿ /）　
　　／＜＜

30:21
03/02/03 22:02
>>23
ありがとう。忙しくてまだ動作チェックしかしてないけど、困ったらよろしく。
回路設計からオブジェクト指向までできるエンジニアを目指しまーす。
>>27
実費でFPGAのキット(?)作ってるれる？数万円で。

31:デフォルトの名無しさん
03/02/03 22:15
>>30
> 実費でFPGAのキット(?)作ってるれる？数万円で。
とりあえずgokanさんの本ISBN4-7741-1459-6でも買ってみたら？
URLﾘﾝｸ(www.amazon.co.jp)

32:デフォルトの名無しさん
03/02/08 03:12
>>13
いまどき、大学でだいたいC言語教えてるからな。
教育はVHDLよりも楽だと思う。

>>14
なんだかんだ言って、ハードウェアの知識結構要るよ。
Spec C とか、動作レベル設計言語っていうより、システム記述言語だし。
System とか Bach でも、並列動作させる場所とかちゃんと考えてコード書かないと駄目だし。

>>26
ハード設計用のC/C++ってクラスの継承とか出来ないのもあるよ。
っていうか、中にはポインタすら使えないのも。

33:デフォルトの名無しさん
03/02/23 19:10
|-`).｡ｏO(・・・・・・・・・)

34:デフォルトの名無しさん
03/03/10 01:45
(　´∀｀)

35:デフォルトの名無しさん
03/03/10 15:34
あぽーん

36:デフォルトの名無しさん
03/03/10 15:50
URLﾘﾝｸ(www.realrobot.net)
これも関係ありますか？

こういうのって毎週買っていくとヘタなツールキット買うより
高かったりしますよね。ボイドの方がいいのかな？

37:デフォルトの名無しさん
03/03/10 15:51
×ボイド
○ゾイド

×ゾイド
○レゴ

38:デフォルトの名無しさん
03/03/10 18:51
これ、１５号まで発刊か・・・
１５＊1200=18000円・・・・・高！

39:デフォルトの名無しさん
03/03/10 20:27
>>36
VHDLとはほとんど関係ないと思います。
>>38
中学生や高校生が、月々の小遣いとして親におねだりできる
金額設定じゃないかな？確かにMindstormは優れもんだけどね。
# うち娘だから、自分で買って楽しむことにした<自嘲

40:38
03/03/11 02:05
>>39
これ、週刊誌ですよ（ｗ
月に３６００円でつ・・・・

このスレでDesignWave１月号の話が出てこなかったのは意外。
付録がCPLDの石が乗った基板だったのに・・・。それで1800円。
ダウンロードケーブルは自作しないとだめだけど。

41:38
03/03/11 02:06
あ、間違い。４８００円／月だった（ｗ
もう寝よ・・・・っと。

42:デフォルトの名無しさん
03/03/11 19:28
>>40
> これ、週刊誌ですよ（ｗ
本当だ。てっきり隔週だと思ってた。俺の小遣いでもやばいな<更に自嘲

43:デフォルトの名無しさん
03/03/13 11:30
２６歳。
去年までソフト屋さんだったけど、VHDLとFPGAで
一年でハードウェア開発者になった。一度やってみなよ。
初回のみだけど、FPGA無料セミナーに出席すれば昼飯弁当（１０００円くらい）貰える。
もらうだけもらってFPGAを買わずにVHDLだけ習うこともできるし、FPGA評価キッドでVHDLかVerilogHDLに
思い切って慣れ親しんでしまえば５０パーセントでFPGAが欲しくなる。
金なきゃ無償版ライセンスのツールで勉強すればいいだけ。暇つぶしになる。
AlteraとかXilinxsとか色々あるのでマジでお勧め。

いや、マジでVHDL&FPGA萌え。
ハードって面白いね。

44:デフォルトの名無しさん
03/03/14 02:01
本業はソフト屋だけど、趣味でハードもやってる。
でも、VHDLとかよりアナログのＲＦ回路の方が面白いな。

マイクロストリップライン萌え～。

45:デフォルトの名無しさん
03/03/14 09:46
--常に同じ値をラッチするレジスタ
process(同時テロ, 国連決議)
begin
if (同時テロ='発生') then
BUSH <= '戦争開始';
elsif (国連決議'event and 国連決議='査察延長') then
BUSH <= '戦争開始';
end if;
end process;

46:デフォルトの名無しさん
03/03/14 11:19
FPGAって現場でどれぐらい使われてるの？
またそのエンジニアってどれぐらいの需要があるの？

47:デフォルトの名無しさん
03/03/14 11:23
ｵﾛｵﾛ(ﾟﾛﾟ;))((;ﾟﾛﾟ)ｵﾛｵﾛ
URLﾘﾝｸ(hkwr.com)
URLﾘﾝｸ(hkwr.com)

48:デフォルトの名無しさん
03/03/14 11:26
>>47
死ね

49:デフォルトの名無しさん
03/03/14 14:06
>>45
なんだBUSHいらないじゃんw

ソフトから移行された方はあまりの抽象記述の出来なさに愕然とされませんでしたか？

50:デフォルトの名無しさん
03/03/14 15:21
RTL記述は言うまでもないが、テストベンチでのbehaviour記述すら、
泥臭いと感じることはままありますなぁ。
Design Wave Magazine2月号買ってみようかな。

51:デフォルトの名無しさん
03/03/14 16:57
ひまならCM見てポイントためて商品ゲットすれば？
アニメーション広告を見るだけだよ！！
登録用のＵＲＬは、
URLﾘﾝｸ(www1.cmsite.co.jp)

52:デフォルトの名無しさん
03/03/16 02:24
>>7
今更レスしてみるﾃｽﾄ

基本的にはそうするしかないけど、
以下のようなやり方などは如何かな？

process(adr_bus)
begin
　　case conv_integer(adr_bus) is
　　　　when 16#0000# =>
　　　　　　i_dataout <= 16#58#;
　　　　when 16#0001# =>
　　　　　　i_dataout <= 16#00#;

53:デフォルトの名無しさん
03/03/17 15:51
週間リアルロボットのために板がひとつできました
URLﾘﾝｸ(that.2ch.net)

54:デフォルトの名無しさん
03/03/19 00:11
やっぱあれだなー。合成やら実機を考えると、ちゃんとハードのことしらないと
どんでもない回路つくっちゃって、シミュレーションでは動くけど
実機はダメで一億損しちゃった。。。。
なんてこともあったりなかったり。

と、毎日ハードな人に脅されてるただいまハード見習いちゅうの元ソフト屋な俺。

55:デフォルトの名無しさん
03/03/22 13:25
>>54
昔、折れの先輩に３億飛ばした人いますた。
フルカスタムCPUの設計で特定のタイミングでヒゲが出て誤動作・・・・
ソフト対策不可ってのが最悪だったなぁ。
（ソフトで対策できれば、サービスでROM交換だけでなんとかなるし）

56:デフォルトの名無しさん
03/03/22 22:36
FPGAだとROM交換で回路変更が利くよね。
FPGA外部の回路設計自体が悪かったらどうしようもないけど。

57:デフォルトの名無しさん
03/03/27 14:18
ハードの知識もソフトの知識もほとんどない初心者が、いきなり「VHDLを勉強しとけ」と言われて
本を買うとしたら
URLﾘﾝｸ(www.amazon.co.jp)
ここのどれがいいのでしょうか？お勧めとかあれば上記のに限らずでも教えてくださいませ。

58:デフォルトの名無しさん
03/03/27 14:19
あげ

59:デフォルトの名無しさん
03/03/27 20:48
俺のお勧めはこれ。
URLﾘﾝｸ(www.amazon.co.jp)

60:57
03/03/28 05:03
注文ｼﾏｽﾀ！

61:デフォルトの名無しさん
03/03/28 07:44
>>59
この本は漏れも買ったけど、マジでお勧め。
VHDLよりも、むしろデジタル回路について
基本的なことを学べるつくりになってる。

ファンイン・ファンアウトとかプルアップとか、
ICの使い方から説明があるのが良い。

62:デフォルトの名無しさん
03/03/28 13:45
URLﾘﾝｸ(www.amazon.co.jp)
Verilogに偏ってるけどツボを押さえている良書。

63:デフォルトの名無しさん
03/04/01 20:42
Ｃ言語ベースの回路開発環境って、どう思う?
何でＣなのかな?
JavaベースとかLispベースとかあっても良いでは?

64:デフォルトの名無しさん
03/04/01 20:45
バンコマイシンおうしょくブドウ球菌

65:デフォルトの名無しさん
03/04/01 22:53
>>63
JavaベースならXilinxが出してたと思う。
SchemeやHaskellなんかも論文は見つかる。

66:デフォルトの名無しさん
03/04/02 02:07
SchemeやHaskellの他にMLベースのもある様ですね。
関数型言語とHDLは相性がいいのでしょうか?

67:デフォルトの名無しさん
03/04/02 06:57
functional ハ関数ニ非ズ，機能ヲ意味スルノデアル!?
回路ノ機能ヲ記述スル言語ナラバ，機能型言語ガ相応シイ

68:デフォルトの名無しさん
03/04/02 20:04
何でCなのかな？ってそらユーザ数が多いからに決まってンべ

69:機械・工学板からのぞきにきました
03/04/03 08:06
遅レスだが…
>>7
> std_logicvectorのまま16進使う方法ないですか？
> 苦し紛れにこんなことやってます

x"58" とか x"00" でいいぞ
ただしビット長が 4の倍数じゃないとダメ

70:デフォルトの名無しさん
03/04/03 12:58
>>63
C言語を使って開発できる事が利点じゃないぞ。
動作レベルで設計できるところが最大の利点。
したがって、言語はなんでもいいんだが、
それゆえ、シンプルでかつ普及してる言語が選ばれて当然。
Javaはガベコレが、Lispは再起呼び出しが辛そう。

71:デフォルトの名無しさん
03/04/03 18:40
最終的に、ｃでVHDL、Verilogのソースを吐かせてるのが
現状だから結局どんなソースを吐いてるかを見る能力は
必要だろうね。＞システムC

現状アルゴリズム検証から最終回路までシームレスで行ける
わけではないからまだまだな感じだね。
でも、十年後には標準になってるかも。

あと、HDLを使いこなそうとするとやはり回路とか電気の知識は
必要になるだろうね。全部解る必要は無いにしても合成後の
回路がある程度想像できないとデバッグ不能だわね。（ｗ

72:デフォルトの名無しさん
03/04/04 02:54
確かにハード記述は、回路からあまり離れない方がいいのだけど、
今のHDLはちょっと抽象度が高い記述をして再利用性を高めようとすると
偉くトリッキーなコードになる。
Verilogとかプログラミング言語としてみるとあまりにも中途半端で
Cを知っている人間だと、ビヘイビアを書くときにストレスがたまる。

Cベース設計には過大な期待はしないけど、現行のHDLよりはスマートな言語が使える
という意味では歓迎する。

一方で、ム板な人にはテストベンチとかの検証系言語を使う分野が親しみ易そう。
e言語, TestBuilderなどオブジェクト指向が生産性をあげるのに十分役に立っている。
最近ではアスペクト指向が流行りだしそうだから、
Loggingくらいにしか使い道を思いつかない普通のアプリプログラム分野に先んじて普及するかも。

73:デフォルトの名無しさん
03/04/04 03:38
中にはCさえ知っていれば回路が出来上がって開発効率が
上がりまくるとか、ハードエンジニア不要論を唱える馬鹿も
居るって辺りが問題なんだよな。＞Cベースの設計

言語よりそれをどんなものか理解していない無知な奴が
本当の敵だろ。

74:デフォルトの名無しさん
03/04/06 11:29
>>65-67
論理型言語（prolog等）を利用したものもあるみたい

75:デフォルトの名無しさん
03/04/06 12:45
>>73
VHDLなんかが出てきたときにも、同じこといわれたことを
思い出す（ｗ　＞ハードエンジニア不要論
歴史は繰り返すな。

76:デフォルトの名無しさん
03/04/07 19:09
＜イントロダクション＞プログラムがそのままチップになる
＜第1部＞回路なんて誰でも作れる脱ハードウエア指向へ
＜第2部＞数千行でチップができる C言語がLSI設計を効率化
URLﾘﾝｸ(ne.nikkeibp.co.jp)

77:デフォルトの名無しさん
03/04/07 20:11
>>76
流石日経。
知った顔で嘘を並べるのが得意だな。

78:デフォルトの名無しさん
03/04/07 21:34
>>77
嘘だとは思わんが、ハード知らない香具師は勘違いするだろうな
と思う。あくまでも「脱HW指向」「設計効率化」でしかないだろう。
しかし、FPGAみたいなソフトなハードウェアが増えてきて、
ソフト屋の出番が増えた事も事実だと思われ

79:デフォルトの名無しさん
03/04/08 23:20
プログラムがチップになるんじゃないんだよな。
回路/タイミングをテキスト（言語)で記述できるってのが正しい表現だと思う。
プログラムとはまったく違う。
それにしてもVHDL喜んで書いてる香具師。よくあんなので書いてて嫌にならないな。
Verilogの方がずーッといい

80:デフォルトの名無しさん
03/04/09 01:37
＜イントロダクション＞回路図でない言語がそのままチップになる
＜第1部＞回路なんて誰でも作れる脱ハードウエア指向へ
＜第2部＞数千行でチップができる VHDL言語がLSI設計を効率化

まさにデジャビュ（ｗ　やり口が１０年前と何も変わってない

81:デフォルトの名無しさん
03/04/09 09:05
>>79
VHDL、Verilog論争は書きやすさ、Simの面からVerilogの方が
良いだろうね。
ただ、漏れはVHDLが好き。　ま無意味な論争だけどね。（ｗ

82:デフォルトの名無しさん
03/04/09 09:16
>>78
アルゴリズム検証とハード実装は一寸違った方向のそれぞれ
別の技術だから融合はありがたい事でし。
ただ、Cで書いてHDLをはき出すってってやり方だと出来た、
HDLの品質を確認する、でそのHDLか作られる回路を想像する・・・

便利になるかもしれないけど出来上がった回路に不具合が
見つかった時、Cのソース迄戻ると論理合成によって回路が
どう変わるか想像できないからASICなら製造のTATが長そう。

83:デフォルトの名無しさん
03/04/10 23:42
ML→C：結局C知らん駄目ぽ
C→RTL：結局RTL知ら(略)
RT(略)

84:デフォルトの名無しさん
03/04/11 00:09
>78
禿同
敷居が低くなっているのは確か。やたら速いもんでなければなんとかなっちまう。
危機感を感じた漏れは転職しますた。

85:デフォルトの名無しさん
03/04/11 12:56
>>82
FPGAならTATもそんなかかんない.

>>83
何でMLから始まる?

>>84
転職して何なった? ソフト屋?
ハード知ってるソフト屋は重宝がられるだろうけど、...

86:デフォルトの名無しさん
03/04/11 13:23
>>85
FPGAだけで開発が終わるならそれで良いよ。論合成毎に
結果が全く違っても何の支障もないしな。
ま、合成、配置後み見つかった不具合をソースレベルまで
フィードバックする作業は言語設計には付き物の問題点
だしな。

で最近FPGAの普及のお陰で勘違いプログラマーが増えて困る。
マジで。
それがシステムCの所為で更に進むと思うと鬱だ。

87:デフォルトの名無しさん
03/04/11 17:37
アセンブラの手放せないプログラマが如き見解かも…

88:デフォルトの名無しさん
03/04/11 21:15
>>87
でもそう言うエンジニアは必ず必要だからね。
ROM化した後でバグ発見マスクはもう発注済み的な
苦しさを体験した事無いだろ君。

89:デフォルトの名無しさん
03/04/11 23:42
クラス図作れば終了ですが何か？

…そんな時代来るのイヤン（´д｀）

90:デフォルトの名無しさん
03/04/12 08:30
少なくともそういうこと言う奴は、近いうちに出てきそうだが…

91:84
03/04/12 10:55
>85
装置屋かな。とある装置を開発する為に必要なことをする、ってとこか。
仕様を作るのが主な仕事なので、少なくとも自分でゴリゴリHDLを書くってのはもう無さそう。

>86,88
でも、全員がそんなことまで判らなくてもなんとかなる時代なんだよな。
ゲート換算で数百万ぐらいのチップが10mm角未満になってるのを見ると、小手先の技巧で時間
かけてるのは意味無いと思うよ。
CADでゲート置いてた頃が凄く懐かしいよ。戻りたくないけど。

92:デフォルトの名無しさん
03/04/12 10:55
>アセンブラの手放せないプログラマが如き見解かも…
はぁ？

>クラス図作れば終了ですが何か？
状態遷移図からHDL吐くツールは既にある

93:デフォルトの名無しさん
03/04/12 13:38
>>91
その程度だから転職って事になるんだよ。
納得した。

94:デフォルトの名無しさん
03/04/12 14:05
大手みたいに「ここだけ」って仕事を切れるような会社は良いけど
中小みたいに殆どの作業に顔を出さないと行けないと大変だよ。

95:89
03/04/12 22:00
>>92
>>状態遷移図からHDL吐くツールは既にある

うい。以前教育受けたですよ。
まあ、面白かったけどね…。

96:デフォルトの名無しさん
03/04/12 23:43
物作りをなめた奴が、これからはHDLだ、とか言って導入に失敗した
例をリアルに見た事があるから、Cが色んな意味で問題解決のための
手段でしか無いと言う事を認識しないとやっぱり失敗するんだろうな。

97:デフォルトの名無しさん
03/04/14 17:32
静かになったと思ったら、機械板のスレに移ってたのね

【always】Verilog&VHDLスレ【process】
ｽﾚﾘﾝｸ(kikai板:788-番)

残念だが VHDL の時代は終わったらしい

98:デフォルトの名無しさん
03/04/14 22:14
>>97
ま自然終息だろうな。当分無くならんだろうが。

99:デフォルトの名無しさん
03/04/15 10:34
VHDLなくならないでしょ

100:デフォルトの名無しさん
03/04/15 20:25
>94
スキルは中小の方が身に付くぞ。
大手で「ここだけ」って仕事してたのがリーダーになって、とんでもないことに
なりかけたのを見たことがある。

101:デフォルトの名無しさん
03/04/15 21:07
>>100
案外その手の失敗は、ありますよ。
うちの場合外注として大手を使って失敗する例の大半がそれかも。

102:54
03/04/15 21:08
LSI業界って一番おいしいのがEDA屋だろうなー
オラも論理合成とかシミュレーター作りたいけど
Synopsysにはかなわないなー。

103:デフォルトの名無しさん
03/04/15 22:03
じきにフリーで高性能なシミュレータが出てきてメシの喰いあげになるさ

104:デフォルトの名無しさん
03/04/15 22:13
>>103
あり得ないとは言わないが、でも残念ながら現実はコンパイラも
有料の物の方が優れているからね。
バグ、出来上がってきた物の品質を考えると優秀でもフリーの
物は使えないと思われ。

105:デフォルトの名無しさん
03/04/16 12:53
>>104
品質保証はEDA屋でなくユーザ（LSIデザイナー）がやる
⇒　オープンソース、フリーソフトの品質と同じ議論になる

日本のLSI業界は各LSIメーカが自前で設計開発ツールそろえて品質まで面倒見ようとして破綻してるよね
PCソフトと同じ様な構図では

PCソフトほど市場が大きくはないって事が違うかも

106:デフォルトの名無しさん
03/04/16 21:17
>104
そこらへんも SystemC に期待する理由の一つなんだが。
シミュレータのライセンス気にせんですむし。

107:デフォルトの名無しさん
03/04/17 12:45
SystemC ってシノプシスの仕掛けた木馬では?
ってゆー噺がシム板スレ↓の20あたりに書いてある
ｽﾚﾘﾝｸ(sim板)

108:デフォルトの名無しさん
03/04/17 13:39
>>107
まー業界を知ってる人なら一度は考える与太話でしょう。
信憑性は、無いとは言わないってレベル。

109:山崎渉
03/04/17 15:17
（＾＾）

110:デフォルトの名無しさん
03/04/17 17:12
俺なんでこのスレ読んでるんだろ…
秋まで通信屋さんだったはずなのに……

111:デフォルトの名無しさん
03/04/17 18:57
嵐で下がってしまったので、あげついでにオープンなＥＤＡのリンクをいくつか

GPL'd suite of EDA URLﾘﾝｸ(www.inblue.com)
Open SystemC Initiative URLﾘﾝｸ(www.systemc.org)
SpecC Technology Open Consortium URLﾘﾝｸ(www.specc.gr.jp)

112:デフォルトの名無しさん
03/04/17 21:56
>>68 何でCなのかな？ってそらユーザ数が多いからに決まってンべ

ユーザ数で決めんなら、やっぱCOBOLでは? (w
…とか訊いてみるテスト

113:デフォルトの名無しさん
03/04/19 22:17
HDLによるVLSI設計―VerilogHDLとVHDLによるCPU設計深山正幸 (著)
URLﾘﾝｸ(www.amazon.co.jp)

アマゾンにお薦めされたんだけど(笑)
これ読んだ人います？どんなもんでしょ？

114:デフォルトの名無しさん
03/04/20 01:55
>>113
この時期にはこの手の入門書はよく売れる。
そんだけ。
立ち読みせい。

115:山崎渉
03/04/20 03:15
　　 ∧＿∧
　　（　　＾＾）＜ぬるぽ（＾＾）

116:デフォルトの名無しさん
03/04/30 12:56
>>114
何故「この時期」？
すごいCPU作るんだ！と意気揚々な新人さんがイパーイだから？
で、しばらくすると理想と現実の差に気づいて意欲喪失？

117:デフォルトの名無しさん
03/04/30 15:25
>>116
> で、しばらくすると理想と現実の差に気づいて意欲喪失？

その程度の新人は大成出来ないだろうな。
夢見がちなのはもっと困るが。（ｗ

118:デフォルトの名無しさん
03/04/30 20:45
大成できなくても、新人は >>113 の本の売れ行きに貢献する…
のは口惜しいから >>114 は立ち読みを薦める。

119:デフォルトの名無しさん
03/05/02 16:31
>>118
出版社の方ですか？（ｗ
もう少し知的な事を言いましょう。

120:デフォルトの名無しさん
03/05/11 04:56
誰かフリーのシミュレータ作ってよ。
下手なもの作るよりよっぽど有名になれるよ。

121:デフォルトの名無しさん
03/05/11 18:56
論理シミュレータなら、sourceforge.net あたりさがすと
いくつか出てくるが、物理シミュレータとなったら、
データシートだけで作れるようなシロモノじゃないからのう。

122:山崎渉
03/05/28 13:11
　　　　∧＿∧
ﾋﾟｭ.ｰ　(　　＾＾）＜これからも僕を応援して下さいね（＾＾）。
　　＝〔~∪￣￣〕
　　＝ ◎―◎ 　　　　　　　　　　　　　　　　　　　　　山崎渉

123:デフォルトの名無しさん
03/06/22 23:27
少なくともそういうこと言う奴は、近いうちに出てきそうだが…

124:デフォルトの名無しさん
03/06/23 00:09
SystemCって無料で遊べるらしいな。
論理シミューレータもついてるのかいな？

125:デフォルトの名無しさん
03/07/11 23:00
VHDL じゃなくて Verilog-HDL なんだけど、質問して良い？

今日はじめてVerilog-HDL 習ったんだけど、
計算精度が良くわからんので、以下の結果と解説きぼんぬ。

wire [3:0] a1, a2, a3, a4, a5, a6;
assign a1 = 3'b100 + 3'b100;
assign a2 = (4'b1000 + 4'b1000) >> 1;
assign a3 = 5'b10000 >> 1;
assign a4 = 4'b1111 << 16 >> 16;
assign a5 = 4'b1111 << 16 >> 16 ^ 16;
assign a6 = 4'b1111 << 32 >> 32 ^ 32;

126:デフォルトの名無しさん
03/07/11 23:13
>>125
自分で合成すりゃわかるだろ

解説だけしてみる
a1 a2) 加算は暗黙のキャリーが最上位に足されるのでビット数が1つ増える。
a2 a3) ビットの拡張は暗黙的に行われるが縮約は行われない。
a4 a5 a6) ﾏﾝﾄﾞｸｾ

127:デフォルトの名無しさん
03/07/11 23:23
>>126
結果はわかるんだが、理由がわからんのだよ。
なぜ a4 と a5 が異なるのか。
なぜ a5 と a6 が異なるのか。
...

128:山崎渉
03/07/15 09:55

　__∧＿∧_
　|（　　＾＾）|　＜寝るぽ（＾＾）
　|＼⌒⌒⌒＼
　＼ |⌒⌒⌒~|　　　　　　　　　山崎渉
　　 ~￣￣￣￣

129:デフォルトの名無しさん
03/07/24 19:12
|-`).衆(・・・・・・・・・)

130:デフォルトの名無しさん
03/07/24 19:13
ieeeって小文字で書くとなんかまぬけだなぁ。

131:論理合成可能なBASIC
03/07/24 22:34
>102
諦めるんじゃねー。
作るんだよ。作ってStallman様に献上して、GNU logical simulator
の名を、栄誉を受けるんだ。そして、EDAベンダ「概要」「拍子」の
ビジネス基盤を・・・。

そしてキミは半導体産業の救世主となる。
怒った「概要」「拍子」連合はゴルゴ13を雇うこと必至。
そこからがキミの本当の戦いだ。

132:山崎渉
03/08/02 02:22
（＾＾）

133:デフォルトの名無しさん
03/08/15 14:12
>>80
おそらく、日経の記事自体は外国（アメリカ？）人が書いているんですよね。
要は、悪質なＥＤＡベンダかＩＰベンダ、コンサルタントとが自らの収益を上げるために、
プログラミングの世界から回路設計の世界へ人を誘導して、回路の事を知らない人間
から金を巻き上げるために意図的に書いている原稿でしょう。
金をつぎ込んだ利用者は一応開発は成功するが、利益はベンダに持って行かれて、
また、巻き込まれて怪我をする人間も大勢出る。でも、悪質なベンダは自分さえ儲かれば
良い。

まあ、自衛できずに騙される人間も悪いかもしれないが、この辺りの事情は知っている筈なのに、
それを誌面に掲載して、この業界を混乱させる片棒を担いでいる日経は×。悪質な記事は掲載
してはいけない。だってこれって詐欺の幇助に近くない？しかも公の雑誌で。

134:デフォルトの名無しさん
03/08/15 14:33
>>133
日経とは消費を煽るためだけの媒体だから問題ないんでしょ。
問題なのはあんなものに書かれたことを鵜呑みにしてしまう
おめでたいひとの頭の方。

135:山崎渉
03/08/15 15:10
　　　 (⌒V⌒)
　　　│ ＾＾ │＜これからも僕を応援して下さいね（＾＾）。
　　⊂|　　　　|つ
　　　（＿）（＿）　　　　　　　　　　　　　　　　　　　　　　山崎パン

136:デフォルトの名無しさん
03/08/16 18:11
保守

137:デフォルトの名無しさん
03/08/17 23:53
実際の所、ソフト屋あがりのHDL使いって、
どんな目的の、どれくらいのゲート数の回路を設計してるの？

138:デフォルトの名無しさん
03/08/18 00:21
>>137
ただのアルゴリズム検証ではないかな？
正直、ソフト上がりが使い物になるレベルに達するには
相当時間がかかるよ。

139:デフォルトの名無しさん
03/08/18 01:05
>>138
最近は、ゲートレベルまでは突っ込んでできるほど、回路規模が小さくないから、
みんなRTLだと聞いているけど、それでも、ソフトあがりは出番なしかな？

140:デフォルトの名無しさん
03/08/18 01:32
>>139
RTLを書こうとするとかなりハードに精通してる必要がある。
ゲートレベルとRTLでは比較にならないが、そもそもゲートレベルを
表現するためにHDLが存在するわけではない。

141:デフォルトの名無しさん
03/08/19 01:33
>>137
本業ソフト屋(いや、すでに鯖屋だな…)で
日曜工作でVerilogいじって遊んでます。

CQのStratix EP1S10 基板使って遊んでますが
面積いっぱいいっぱいでそれでも内部160MHzで回ってます。

つーかバス速度が10MHzそこらの時代に基板起こしたことがありますが(w

漏れ思うに、やっぱりデバイスの知識がない人間が書いた
論理はｳﾝｺだと思うわ。

Verilogはすれ違いなのでsage

142:デフォルトの名無しさん
03/08/19 03:14
>>141
Verilogは、ｃに近いからソフト屋には馴染みやすいかもね。
次はシステムｃの時代だろうからもっとやりやすくなるだろう。
でも、やっぱりハードをある程度解ってないと（以下略

143:デフォルトの名無しさん
03/08/19 05:13
ハードに精通していると言えるのは、どの程度のことを知ってないといけないの？

144:デフォルトの名無しさん
03/08/19 09:13
>>141
具体的になに作ってるんだい？興味ありあり。
教えてクレクレ

145:デフォルトの名無しさん
03/08/19 12:39
>>143
RTLとは何かとか、クロックとデータの関係を理解している必要が
あるだろうね。

146:デフォルトの名無しさん
03/08/19 21:41
RTLレベルの言語設計やっていると、ビヘイビアレベルの言語設計で
どこまでできるのか、興味あり、冗長回路ができそうな、複雑な気分。

147:教えて訓
03/08/20 12:51
ただでVHDLを使えるツールをダウンロードできるサイトを教えてくれ

148:デフォルトの名無しさん
03/08/20 13:08
>>147
例えば、URLﾘﾝｸ(www.altera.co.jp) とか？
ここに限らずFPGAのメーカーって、有料の開発ツールのほかに、
無料のバージョンも用意しているみたい。

149:デフォルトの名無しさん
03/08/21 00:55
また、DesignWaveの付録にCPLD基板が付くみたいだね。
今度はLEDとかも載るようで。

150:デフォルトの名無しさん
03/08/21 04:00
>>149
来月発売のやつだね。楽しみ。

151:148=150
03/08/21 04:03
ところで、148に書いたリンク先で、試しにQuartus II Web Editionを
ダウンロードして、ライセンスキーも入手したんだが・・・
（製品版をアルバイト先で使っているので）

インストールしようとしてダウンロードした .exe ファイルをダブルクリックしても、
ファイル展開中に「×」というマークだけのダイアログが表示されて、
インストーラーが起動しないや。別のフォルダに移動してみたり、いろいろやった
けど、だめ。

152:デフォルトの名無しさん
03/08/21 10:27
>>151
まさかW98とかWMEに挿れようとしてるんぢゃねーだろな??
ｳｿｺｰ

153:148=150
03/08/21 10:43
>>152
なるほど。

WinXP だけど、HomeEdition　なんだよなぁ・・・　そのせいかも知れない。
インストーラーは Win2000 か　XP　Pro　かのチェックしかしてなかったりして。

旧バージョンはWin98とかにも対応しているらしいけど、さて、どうしようかな。

154:141=152 ◆TMMMMMMMMM
03/08/21 14:26
>>144
もの凄い勢いでCrypt(3)を計算するマシーンです。

>>153
WXP の基本構造は W2k と対して変わらないはず(つまりWMEとかと違う)
ので、何が悪いんだろうね、それはわからないけど、
Home editionは、いくつかファイルが欠けてたりするから、そういう問題かな?

手元に XP Home がないので追試することができん。

155:デフォルトの名無しさん
03/08/21 21:45
>>149
デザインウェーブマガジンのページみたけど、
基盤にFPGAとレギュレータ（おそらく2.5Vと3.3V）だけだったね。

ダウンロード回路とかクロック源とかは自作しる、ということか・・・

でもほすぃ。

156:デフォルトの名無しさん
03/08/22 21:02
その程度の知識しかない奴は買うなって事だよ。

157:デフォルトの名無しさん
03/08/23 01:16
クロック源つーたって、楽にすませたければOSCつけりゃいいし。
ダウンロード回路なんて、別に面倒くさければ買うことだってできるし。

買うつもりだけど、また放置しそうだなぁ・・・・

158:デフォルトの名無しさん
03/08/23 01:47
>>156
155は漏れだけど、言い訳させてくれよぅ。

仕事でFPGAを含むロジック回路を作っているので、
クロックとかダウンロード回路も、
自作の面倒くささは体験ずみだから、
ぼやいちゃったわけです。

まぁ知識ないってのは当たっているけどさ。

159:デフォルトの名無しさん
03/08/23 02:32
>>158
簡単だよ。
知識が無いって言うより不器用なんだな。
やっぱ逝ってよしだ。（ｗ

160:デフォルトの名無しさん
03/08/23 16:35
>>159
負けず嫌いの奴だな（ｗ

161:デフォルトの名無しさん
03/08/23 20:04
>>159
あのぅ・・・回路自体が複雑じゃないってのは同意だけど、
ユニバーサル基盤でジャンパ線をハンダ付けする面倒くささって
解んないかなぁ・・・(´･ω･`)

器用な人がうらやますぃよ。

VHDLと関係ない話になってしまってごめんよぅ。

162:デフォルトの名無しさん
03/08/24 00:34
>>161
全然面倒臭くないよ。
それどころか楽しい。

163:デフォルトの名無しさん
03/10/03 19:35
保守age

164:デフォルトの名無しさん
03/10/03 21:55
>>162
（　´,_ゝ`）ﾌﾟｯ

165:デフォルトの名無しさん
03/10/04 00:45
>>164
不器用は氏ね

で良いのか？流れ的に

166:デフォルトの名無しさん
03/10/14 20:44
しまった！興味を持ったら先月号になっちまったぞ！＞DesignWave
バックナンバーとしてゲトする価値アリ？

それとも秋月のPICプログラマキットのFPGA版みたいなもののほうが
全部まとまってて楽かしらん。

167:デフォルトの名無しさん
03/10/14 20:56
>>166
URLﾘﾝｸ(www.cqpub.co.jp)
こういうのか。

(　д ) ゜　゜ﾀｶｰ

168:デフォルトの名無しさん
03/10/14 21:15
他にはヒューマンのがあるけど安くはないね。

169:２７歳＠風邪と欝で有休
03/10/15 10:17
凡人のソフト上がりじゃたぶん、苦労するだろうな。

ちなみに凡人以下幼稚園児以下な俺は、三年たっても
ダメぽ。そろそろ潮時かなとーさん。

170:デフォルトの名無しさん
03/10/15 11:00
>>169
取り敢えず簡単な電気の基礎から入れ。
言語だけわかっても現実に使えなければ全くの無意味だからな。

171:デフォルトの名無しさん
03/10/15 15:16
>>166
10月号買おうかと思ったら在庫ﾅｼだってさ…
しかたないからFPGAとユニバーサル基盤買ってくるか

172:デフォルトの名無しさん
03/10/15 17:59
>>171
そりゃ乗り遅れたお前が悪い。

173:デフォルトの名無しさん
03/10/15 18:17
>>171
漏れは2冊ゲトした。どうだ？うまやらしいか？

174:デフォルトの名無しさん
03/10/15 18:18
漏れ五冊。
一冊五千円でお売りします。

175:デフォルトの名無しさん
03/10/15 20:23
まぁ大半はコンフィグレーションROMは愚かダウンロードケーブルも作らんから
乗り遅れた人もマイペースでやっていけばいいさ・・・。

FPGAボードの製作を当分の目標として電子工作でもすれば、プリント基板
の入門もできる。

176:デフォルトの名無しさん
03/10/15 20:54
ところでこのスレでの電気ってのはどれくらいの知識なんだろうかと疑問。
まぁフリップフロップは基本中の基本ってことでいい？
もちろんRS,T,D,JKなどなど。もちろん負論理も正論理も知っているということか。
間違ってもANDとORとNAND、NOR、XORは知らないとごみとして捨てられるというわけ？

177:デフォルトの名無しさん
03/10/15 21:21
>>176
論理回路がどんな動きをするかは基本中の基本だろうな。
F/Fはその後で良いがこれも基本中の基本。
どっちも知らないと話にならんのでは？

178:デフォルトの名無しさん
03/10/15 23:05
>>177
いやこのスレに書き込んだ香具師みんなこれくらい知っているんだろうなと思っただけだよ

179:デフォルトの名無しさん
03/10/15 23:19
FFの種類（RS,JK etc.）について
基礎知識として持っているに越したことはないが、
VHDLでコーディングする際には不要な知識。

例えばRS_FFやらJK_FFというcomponentを作って
top entityでそれらを組み合わせる・・・
・・・なんてコードを組んでしまう設計じゃ、
言語設計の意味がなくなってしまう。
（年輩の技術者がVHDLを習うと、
どうしてもこういう設計をしてしまう模様）

RTLレベルで信号の流れをイメージ化して
コードを組むことができれば、
VHDLを使う限りにおいては一応合格ではなかろうか。

といいつつ、実機でのdebugレベルになると
間欠症状の不具合を考えるとき、
setup/hold timeの概念も持っていないと、
論理が正しいのに、なぜ！と嵌ってしまう罠。

180:デフォルトの名無しさん
03/10/16 00:31
>>179
HDLでRSFF系のFFってのは論外だし、そもそもFPGA等では禁じ手の一つだよ。
そもそもそんな非同期な回路を書く為の物では無いしね。＞HDL

しかし論理回路を理解する上で知っていて欲しい知識ではある。
今となってはあくまで知識レベルであって必須では無いが。

181:デフォルトの名無しさん
03/10/16 00:53
>>180
そうそう、VHDLセミナーを受講した際に、
講師が口酸っぱくして言っていたのが
「同期回路の設計！ゲートクロックを使うな！」
だった。

元々ソフト屋だったので、その概念を抵抗なく受け入れられたけど、
74シリーズでハードを組んでいた年輩の技術者にとっては、
どうも馴染めないようですな。

182:デフォルトの名無しさん
03/10/16 02:18
同期非同期ってのは

同期
「ホレッ」
「イヤーン」

非同期
「ホレッ」
「アッアッアッ・・・イヤーン」

こんな感じですか？

183:デフォルトの名無しさん
03/10/16 02:30
>>182
つまんね

184:デフォルトの名無しさん
03/10/16 04:40
VHDLなんかよく書けるな。そりゃそういう仕事請け負ってこられて書かされるような
会社ならしゃーないんだろうが。プログラム言語を知ってるならあの仕様は苦痛な
だけだろ？コンパイルオプションなんか事実上無いに等しい。おまけになんであんなに
長い予約語にしたんだ。生産性超低し。Verilogもかったるいけど、VHDLと比べると
ぜんぜんまし。少なくとも苦痛じゃない。

#そろそろ、まともに使えるフリーのシミュレータと論理合成ツールってでないものかね。
#ハードゥエアベンダは情報提供嫌がるだろうな。

185:デフォルトの名無しさん
03/10/16 05:14
>>184
別に何とも思わんね。＞VHDL
逆にVerilogの曖昧に出来てしまう記述の方が合成の時
不安になるから結局似たような厳格な記述になる。

少なくとも言語の優劣を語っても無意味。

186:デフォルトの名無しさん
03/10/16 12:41
FFが電気の知識というのでは，視野が狭くなるぞよ。
メカでも構成できるだろう。今時は純粋なメカで構成することは稀だが，
エアー回路だけでロジックを作り上げる欧州勢もいるからな。

187:デフォルトの名無しさん
03/10/16 13:45
>>186
少なくともこのスレッドはHDLの事を論じるスレッドだから
基本は弱電になる。
話を発散させても無意味だろう。

188:デフォルトの名無しさん
03/10/16 14:43
>>185
糞野郎は糞環境で仕事をしても何も感じないようだな。
そういうことを言ってるやつは生産性をまったく無視してるか、HDL以外の
まともな言語開発環境を知らん井の中蛙だ。大体コンパイルオプションの
有無と長ったらしい予約語が、厳格な表記と何のつながりがあるのか言ってみろ。
結局、糞だったんだよVHDLは。

189:デフォルトの名無しさん
03/10/16 14:58
Verilogがそこそこ普及してる中、後発で、ほとんど機能的にも
おなじようなHDLであるVHDLが出てきたのか全く意味不明。別に新しい
ことが出来るわけでもなく、設計現場に余計な労力を使わせただけで
結局Verilogに取って代わるシェアを奪ったわけでもなく次世代言語が
登場しようとしてる。

190:デフォルトの名無しさん
03/10/16 15:25
>>188
なんだ結局良くVHDLを使いこなせてない半可通か。
馬鹿みたいだなお前。

191:デフォルトの名無しさん
03/10/16 15:45
それ以前にVHDL糞派はタイプが面倒くらいしか言うことが無いんだろう。
本当に馬鹿な論理だ。

192:デフォルトの名無しさん
03/10/16 16:07
そもそも回路図で入力するのが面倒だからHDLを使う。
省力化はきわめて重要なファクターであることにも気づかない大マヌケ

193:デフォルトの名無しさん
03/10/16 16:28
選択の自由も無くてただただ日々コード書きこなしてる下請け３チャン企業勤めしてるのかお前->>190
お前のやってることは設計じゃなくて、日記つけてるのと同じ。日記は家でつけろ。

194:デフォルトの名無しさん
03/10/16 16:58
>>193
結局仕事出来ない奴がその理由をツールに求めてるだけでしょ？
お前の場合。

195:デフォルトの名無しさん
03/10/16 17:04
へー最近はVHDLを腐すにもなかなか屁理屈が必要なんだな。
ま、どっちも使ってると一寸面倒かなー程度で別にここまで
切れる程の事は無いと思うが？
一寸心を病んでるんじゃないですか？

196:デフォルトの名無しさん
03/10/16 17:31
素朴な疑問。
ほとんど特徴の差が無いVHDLとVerilogをなんで両方使ってるの？
差が無いならどっちか一方だけ使ってればいいじゃん。

197:デフォルトの名無しさん
03/10/16 17:46
>>193
うツ！反論できない

198:デフォルトの名無しさん
03/10/16 20:07
>>196
そりゃ納入先の仕様による。

199:デフォルトの名無しさん
03/10/16 21:53
LSI設計にしても装置設計にしても、構想設計から最終製品まで仕上げるような
仕事であればHDLのたらいまわしなんかされない。あれこれやってるように見えて
も所詮は製品の一部のお手伝いをしてるだけ。まっとうな大学出てまっとうな就職
して自分が望まなければそんな風にはならない

200:デフォルトの名無しさん
03/10/16 22:02
なんか荒らしみたいになってるんですが・・・。

学歴の話までし始めたら本当に頭がおかしいのかと
疑わざるを得ない。
貴方が見ている世界だけが全てではない事を知りましょうね。
世の中メーカーしか無い訳じゃない。
外注を卑しむとも捉えられかねない書き込みは見苦しいと
しか言いようがないよ。

201:デフォルトの名無しさん
03/10/16 22:27
>>198
なーるほど！食うために選択の余地なんかないわけか。そりゃ設計の優劣なんか
議論しても始まらないわけだね。お客様のお気に召すままってことだね。

202:デフォルトの名無しさん
03/10/16 23:04
馬鹿もここまで来ると哀れですらある。

203:デフォルトの名無しさん
03/10/16 23:25
>>201
特に何かおかしいとこを言っているとは思えません。
荒らし目的なら何処か余所のスレッドで御願いします。

204:デフォルトの名無しさん
03/10/17 21:14
他のソフトウェア記述言語（語弊があるかもしれんが）スレならともかく
よもやこのスレがこんな荒らしを受けるとはおもわなんだ。

205:デフォルトの名無しさん
03/10/17 22:42
暇だからVHDLでも書こうかな

206:デフォルトの名無しさん
03/10/17 23:45
>>204
昨日からここに張り付いてる奴ってなんか気持ち悪いよね。

207:デフォルトの名無しさん
03/10/30 17:38
hosyuage

208:デフォルトの名無しさん
03/11/01 19:50
>>13
CyberDogっていうC言語がらみの論理合成ツール
評判よくない

209:デフォルトの名無しさん
03/11/01 21:44
なんか久々にあがってる。
水面下で結構のびてたんだね。

>>188
＞HDL以外のまともな言語開発環境を知らん井の中蛙だ。

自分HDLしか知らないんだが、どんなのがあるのかな？
ｶｽﾀﾑLSIとか作るのも知らん。

210:デフォルトの名無しさん
03/11/01 22:18
>>209
馬鹿を呼び込む蒸し返しは遠慮願いますかね？
それとも荒らしたいのか？

次ページ