Nikon Z6/Z7 Z6II/Z7II Part144

Nikon Z6/Z7 Z6II/Z7I ..

454:名無CCDさん＠画素いっぱい
22/08/08 17:14:26.67 8WwM3cUn00808.net
>>429
CPUリソース消費しっぱなしはトンチンカンな理解のように感じました
ここで示しているSLVSは単にクロックエンベデッドタイプのLVDSではないでしょうか
メリットはクロックスキューを考慮する必要が無く
各信号線の同期の制約が無いので基板パターンで等長配線を考慮しなくても済む
更に（大げさに言うと）各信号線で同期せずにバラバラにシリアル転送出来るので高速転送が可能になる事がメリットではないでしょうか
FPGAを用いた回路設計を生業にしているのでこの手の通信方法は2010年以前からあった技術だと記憶しております
そしてCPUが動きっぱなしと書かれていますが
信号線の通信に関わるクロックを一々CPUが上げ下げなどしていないのは当たり前の話で
データー転送が遅いからCPU負荷が上がる話ではないですね
しいて言えばデーター転送が早くなればより高速に処理出来ると言うならば解らない話でもありませんが
技術的な事や回路設計での実装やハードソフトを含めた実装など
細かい話をするとキリが無いのでこの辺で止めますが
下記はSLVSが私の想定しているモノと違ったとしてもおかしな見解に思われますよ
>1クロック＝CPUリソース消費（SLVS-ECだと8レーン、subSLVSだとx30レーン）
>つまり読み出し中はCPU動きっぱなしになる。

次ページ

続きを表示

1を表示