Sun Microsystes最期� ..
56:名無しさん＠お腹いっぱい。
11/08/09 01:26:31.72
>>52
日本ではPCゲーはコピー天国で崩壊
据え置きゲーム機が高性能化してきてPCゲーからゲーム専用機へのシフトが加速
57:名無しさん＠お腹いっぱい。
11/08/09 04:40:39.84
>>56
コピー問題もあるが、日本はPC全般の普及が欧米より遅かったのが
国内PCゲー市場があまり育たなかった大きな原因だと思う。
俗に言う、PC-9801時代には日本国内で数百万台のPCがあったが
その市場と言うのは、法人向けを含めて市場であり家庭・個人向け
PCだけを見ると同時期の欧米に劣っていた。おまけに当時は定額制の
通話料金もなくネット(パソコン通信)できるのも、金のかけるマニアだけ
だった。
勿論、今では国内の家庭・個人向けにPCが普及しブロードバンドも定額で
使える環境になったが、いかんせん国内のゲーム会社が家庭用のプレステ
あたり固執して保守的になってしまい、ネットゲーやPCでハイエンドな
FPS/TPSやストラテジーなどを作ろうとする、気力を失ってしまった。
そして、オタク向けに安易なアニメゲーのようなもんでお茶を濁そうとする
メーカーが増えた。
（今の日本ではオタク(アニメオタク)が一番ゲーム買ってくれるらしいから
彼ら向けに、アニメの女性キャラが多数登場する萌えゲーで金を稼ごうと
するメーカーが増えてしまった。)
オタクの連中は海外にもいるが、日本のオタクがいわゆる性欲的な
ものに走ってるのに、対し海外(欧米中流層の白人オタク)はプログラム
や3d製作やMOD製作や、アングラな方向ではクラッキングなど
知的な?方向のオタクになっていて、単に気色悪い連中だけではない。
シリコンバレーの基礎を築いたのも、かつてのオタク連中だ。
（、、、、その世代と同じ日本人の多くは会社の奴隷のような人ばかり
でこんな環境ではGoogeleのような会社を新しく作ろうという風潮が
生まれない。）
58: 忍法帖【Lv=40,xxxPT】
11/08/09 08:27:34.05
>>51
これ流行ってんのかよ？
59: 忍法帖【Lv=40,xxxPT】
11/08/09 08:31:33.94
>>57
最新のGPUで自作できる連中とtorrent使いこなす連中はかぶってるんだよ
Googleのような国策で動く会社を作れないのは日本政府の問題
個人の能力じゃないです(日本人が外人に劣ってるという結論にしたいんだろうが)
60:名無しさん＠お腹いっぱい。
11/08/09 10:46:39.57
なんだkaniがまたシッタカしてんのかよ
ZFSは勉強したか？
61: 忍法帖【Lv=40,xxxPT】
11/08/09 11:30:03.39
ざっくりと
62:名無しさん＠お腹いっぱい。
11/08/10 01:23:57.85
日本政府が劣っているというのならやっぱり日本人が劣ってるってことになるんじゃないかな
63:名無しさん＠お腹いっぱい。
11/08/10 01:26:02.82
あ、前スレで火病ってたチョンのおじさんだ
64:名無しさん＠お腹いっぱい。
11/08/10 08:36:42.73
今の日本政府がまともだと思ってる人はいないんじゃないか。
あれを（間接にせよ）選んだのは、日本の有権者だわな。
65: 忍法帖【Lv=40,xxxPT】
11/08/10 09:28:40.37
投票で選んでこうなったと考えるのは誤解だと思いますよ
明治からの閥の末裔が政治家やってるわけでね
戦争に負けてアメリカに解体されてもしつこく生き延びた
そこを変えていこうというのは内乱がないとムリでしょう
66:名無しさん＠お腹いっぱい。
11/08/10 10:59:24.99
現キチガイ首相は元市民運動家の叩き上げ（）らしいじゃない
二世が～とか長年続いた自民党政権が～とか言ってkaniみたいな情弱が滅茶苦茶な投票行動に走った結果です
本当にありがとうございました
67: 忍法帖【Lv=40,xxxPT】
11/08/10 22:52:56.78
オレは民主に投票してねーしｗ
>「菅（かん）」は菅原の「菅」、先祖は藤原氏の陰謀で太宰府に流された菅原道真、作州の菅家一統です。
つーことは明治の百姓あがりの自民党よかはよっぽと氏素性ははっきりしてんじゃねーの？
68:名無しさん＠お腹いっぱい。
11/08/11 12:11:08.14
そんなこと検討するとなんかタシになるのか? 気休めか?
69: 忍法帖【Lv=40,xxxPT】
11/08/11 23:29:20.50
日本のようなムラ社会では重要なことなんじゃね
特にやんごとなき方々のお付き合いの中ではさ
氏より育ちとは言うものの器じゃない連中が外国勢力の虎の威を借りて
身の丈に合わないことやってるから世の中狂ってきてるでしょ
70: 忍法帖【Lv=40,xxxPT】
11/08/12 01:22:15.14
封建制が海外勢力の支援を受けた百姓に負けた
わずか70年程度で敗戦し日本は完全に他国の植民地になった
Sunが剽窃のLinuxに負けた
他人のコンテンツやメールデータを盗んでいるだけのgoogleの奴隷になった
みんなが洗脳されて実態とかい離した幸せを感じていられることをもっと喜ぶべき
71:名無しさん＠お腹いっぱい。
11/08/12 01:27:09.11
さすが死後スレ
72:名無しさん＠お腹いっぱい。
11/08/12 11:45:10.77
>>69
けっ。オマエに身の丈とか言われる筋合いはないわい
73:名無しさん＠お腹いっぱい。
11/08/12 12:34:53.71
いいからしゃぶれよ
74:名無しさん＠お腹いっぱい。
11/08/12 15:05:11.70
カニにはさんでもらえ
75:名無しさん＠お腹いっぱい。
11/08/18 11:59:24.17
T4量産の暁には
76:名無しさん＠お腹いっぱい。
11/08/18 12:18:44.16
T4っていうと川崎の練習機って感じ
77:名無しさん＠お腹いっぱい。
11/08/19 02:44:11.87
ハイエンドでは基本的にLinuxの方が高性能なので，Solarisで足りているってことは性能不問なシステムってことですな。
…と，top500.org を見て思った。
78:名無しさん＠お腹いっぱい。
11/08/19 11:14:50.19
TOP500見て OSの善し悪しを判断するなんてなんてバカなんだ.. と思った。
..てか、いつものやつだろうけどwwww
79:名無しさん＠お腹いっぱい。
11/08/19 12:54:35.55
個人向けエンタープライズの方ですか？
80:名無しさん＠お腹いっぱい。
11/08/19 13:35:53.16
SPARC64IX
81:名無しさん＠お腹いっぱい。
11/08/19 15:50:04.31
もうわざと話題をループさせてるんじゃないかって気すらしてきた
82:名無しさん＠お腹いっぱい。
11/08/22 08:47:30.82
>>57
西が会社の奴隷とは思えん。
83:名無しさん＠お腹いっぱい。
11/08/22 14:05:10.65
>>81
え? NTTに Sun持ってって売れなかったバカ営業が「HP持ってったら売れた」って
ただただ泣きながら繰り返してるのがわからないのか?w
しっかし、HPも「膨れた」だけだなぁ。活きない。アポロ買ったときからずっと..w
84:名無しさん＠お腹いっぱい。
11/08/23 09:31:48.42
T4それなりに気合入ってそうだな。
85:名無しさん＠お腹いっぱい。
11/08/23 12:44:47.17
新しいアーキテクチャとか全く興味ないから。
古いアーキテクチャのままで高クロックにしてくれ。
でかくなってもいいから。
86:名無しさん＠お腹いっぱい。
11/08/23 13:14:40.44
3GHz超らしいぞ。ちゃんと読めよ?w
87:名無しさん＠お腹いっぱい。
11/08/24 06:08:44.65
10GHz越えとかして欲しいんだろう
88:名無しさん＠お腹いっぱい。
11/08/24 08:45:55.84
何も調べることなくただ思ったことを垂れ流すだけの老害だろうｗ
89:名無しさん＠お腹いっぱい。
11/08/24 08:55:36.17
いや電気の波長の問題とか色々あるのは知ってるが
ここは法則どおり小手先のテクニックではなく
アメリカ的にパワーで押しきって欲しい。
90:名無しさん＠お腹いっぱい。
11/08/24 09:27:41.70
おじいちゃん、電気の波長とか法則ってなあに？
91:名無しさん＠お腹いっぱい。
11/08/24 09:58:52.95
ヒント うるおぼえ
92:名無しさん＠お腹いっぱい。
11/08/24 11:17:33.51
おまえがうろおぼえなんだな
93:名無しさん＠お腹いっぱい。
11/08/24 11:36:21.18
以上、テレ隠しの寒い自演でした。ほんとうにおつかれさまでした。もう来ないでください。
94:名無しさん＠お腹いっぱい。
11/08/24 14:35:09.66
>>89
それがIntelのPentium4だったんだが…
本当にそんな設計思想で大丈夫なのか？
95:名無しさん＠お腹いっぱい。
11/08/25 01:24:13.60
全コア生きてるのが超プレミア価格
96:名無しさん＠お腹いっぱい。
11/08/25 01:59:29.80
一方IBMは冗長コアを用意した
97:名無しさん＠お腹いっぱい。
11/08/25 08:15:47.64
で、売れたの?
98:名無しさん＠お腹いっぱい。
11/08/25 09:41:31.88
あれ? QPIって、消えたの?
99: 忍法帖【Lv=40,xxxPT】
11/08/25 09:54:40.80
鯖とかまだ売ってるX58系やマルチCPUのWSチップセットはQPIのままでしょ
消えたということはないと思いますけど
100:名無しさん＠お腹いっぱい。
11/08/25 14:09:26.24
別のQPIの事かもしれない
101:名無しさん＠お腹いっぱい。
11/08/25 20:09:17.43
新しいやつじゃ使ってなくない?
102: 忍法帖【Lv=40,xxxPT】
11/08/25 20:15:46.17
DMIのこと？
103:名無しさん＠お腹いっぱい。
11/08/26 15:05:01.98
世界トップの PCメーカーが PC部門売っ払っちゃうようじゃ、PC作る意味ないね。
104:名無しさん＠お腹いっぱい。
11/08/28 13:32:31.97
その短絡思考はどっから出てきた？
105:名無しさん＠お腹いっぱい。
11/08/28 15:00:43.81
ダメなロートルらしい思考じゃないかｗ
106:名無しさん＠お腹いっぱい。
11/08/29 09:09:32.64
あれ? 妙な反応するやつがいるなぁ..
PCうれしがって使ってるやつはバカ、って言っただけなのにww
107:名無しさん＠お腹いっぱい。
11/08/29 10:38:37.54
未だPCに嫉妬してる亡霊がおるｗ
108:名無しさん＠お腹いっぱい。
11/08/29 10:49:55.03
いつもおんなじやつばっか釣れてつまらんのう..
109:名無しさん＠お腹いっぱい。
11/08/29 12:37:26.62
粗悪な餌しか使えないヘボ釣り師乙
いいかげん成仏したらどうだ
110:名無しさん＠お腹いっぱい。
11/08/29 13:19:51.01
少しは気のきいた返しをしろや、ボンクラw
111:名無しさん＠お腹いっぱい。
11/08/29 13:21:17.94
SPARCはリソースさえ投入されれば、どっかのクソアーキとは伸びシロが違うからなww
112:名無しさん＠お腹いっぱい。
11/08/29 14:37:27.41
SPARCの伸び代＝アーセナルの伸び代
113:名無しさん＠お腹いっぱい。
11/08/29 14:56:31.65
のｗ びｗ しｗ ろｗ
114:名無しさん＠お腹いっぱい。
11/08/30 10:27:36.79
まあ、Intelが x86のまっとうな後継を提示できなかったのはもう確定だろうけど。
T4楽しみw
115:名無しさん＠お腹いっぱい。
11/08/30 10:38:11.96
T4ってコアが大きくなって、スレッド数が減るんでしょ。
64との差別化はどうなるんだろ。64の方も8までは、計画されてるんだし。
富士通はSPARCの開発から撤退したいみたいだけど、ちゃんとした性能が出るのか未知数だし。
116: 忍法帖【Lv=40,xxxPT】
11/08/30 11:38:13.67
>>115
>富士通はSPARCの開発から撤退したいみたいだけど
どこ情報？
117:名無しさん＠お腹いっぱい。
11/08/30 11:57:54.16
曖昧な記憶を垂れ流す年寄りだらけｗ
118:名無しさん＠お腹いっぱい。
11/08/30 21:45:32.48
>>115
まじで？
119:名無しさん＠お腹いっぱい。
11/08/30 22:49:17.83
固有名詞をまともに書けないバカの言うことを信じるだと？
120:名無しさん＠お腹いっぱい。
11/08/31 05:18:07.16
URLﾘﾝｸ(www.sankeibiz.jp)
新たに開発する商用スパコンに搭載するのは、ＳＰＡＲＣ６４ＶＩＩＩを機能拡張した
「同６４ＩＸ（ナイン）」（仮称）。演算性能は２倍近く向上する見通しという。
一方、電力当たり性能を同等に抑えることで、省電力ニーズに応えるとしている。
121:名無しさん＠お腹いっぱい。
11/08/31 10:42:07.16
>>115
> T4ってコアが大きくなって、スレッド数が減るんでしょ。
いいや。コアは大きくならない。
> 64との差別化はどうなるんだろ。64の方も8までは、計画されてるんだし。
差別化する必要があるのか? Oracleと富士通は別の会社だぞ? バカ?
..そういや、富士通は Sunに出資してたな。引き継いで Oracleの株も
持ってるのか? （としても製品として重なりを防ぐ必要はないと思うが。）
> 富士通はSPARCの開発から撤退したいみたいだけど、ちゃんとした性能が出るのか未知数だし。
ウソこけw
122:名無しさん＠お腹いっぱい。
11/08/31 18:26:15.34
>>120
> 「同６４ＩＸ（ナイン）」（仮称）。
同とか略し方おかしい。
123:名無しさん＠お腹いっぱい。
11/08/31 19:56:38.74
>>121
T3にくらべるとT4のコアは大きくなってるみたいよ
124:名無しさん＠お腹いっぱい。
11/08/31 20:57:23.02
同プロセスで 1B と 885Mだから、小さくなってるんじゃないかと思うが。
125:名無しさん＠お腹いっぱい。
11/08/31 23:07:36.49
いや、T3は16コアでT4は8コアだから
126:名無しさん＠お腹いっぱい。
11/08/31 23:37:29.48
１）
といいつつ、最近のサーバー用CPUはマルチコア化の進行を進めすぎて
シングルスレッド性能が下がりすぎてしまった点が問題となっているようである。
たとえば、OracleのT4ではT3に比べてコア数は逆に半減しており、
コア数を犠牲にしてでも劇的なシングルスレッド性能向上を目指しているそうだ。
PC用途ならば当然の発想と言えるが、サーバー用途でもシングルスレッド
性能の重要性が再評価されているというのが時代のトレンドなわけだ。
URLﾘﾝｸ(www.ne.jp)
127:名無しさん＠お腹いっぱい。
11/09/01 00:20:34.78
劇的な性能向上って・・・ｗ
これまでのTシリーズがどうしようもなくうんこだっただけ
速度が及第点に達しても相変わらず高いんだろうな
128:名無しさん＠お腹いっぱい。
11/09/01 03:50:26.55
>といいつつ、最近のサーバー用CPUはマルチコア化の進行を進めすぎて
>シングルスレッド性能が下がりすぎてしまった点が問題となっている
IntelもIBMも（それこそ富士通も）コアは増やしつつシングルすっどれもageる路線だったじゃん
Sunが一方的にクソ過ぎただけだろ？
129:名無しさん＠お腹いっぱい。
11/09/01 14:11:26.20
>>125
チップ内の各コア単独なら、大きくなってるだろ。
初の OoOで、パイプライン段数も T3よりすげー深くなってて、
同プロセスなんだからあたりまえだが。
チップの総トランジスタ数 ÷8 や ÷16じゃないのは、わかってるよね?
＃ てか、キャッシュの占有量巨大だし。
130:名無しさん＠お腹いっぱい。
11/09/01 15:02:35.20
L1$、L2$も盛ったし、L3$に至っては初内蔵だかんなｗ
131:名無しさん＠お腹いっぱい。
11/09/01 18:02:51.49
バークレーRISC-II は 40,760トランジスタ。
最初の SPARCは 20Kゲート。MIPS R2000は 110K。
ARM2は 30K。ARM6で 35K。
10億とかあったら、何コア載るかね?ww
132:名無しさん＠お腹いっぱい。
11/09/01 18:07:33.93
ダイの半分はキャッシュで出来てます
133:名無しさん＠お腹いっぱい。
11/09/01 18:22:36.85
半分でも 5億、500M。500M ÷ 20K → 25K 2万 5千個ww
20Kゲートでも 32bitでレジスタウィンドウだかんね。掛割算ないんだっけ?
134:名無しさん＠お腹いっぱい。
11/09/01 18:25:17.67
T3は16コアしか乗らなかったわけだが
135:名無しさん＠お腹いっぱい。
11/09/01 18:26:52.39
あ、最初の SPARCは 20Kゲートを 2チップだ。40Kだね。
136:名無しさん＠お腹いっぱい。
11/09/01 18:27:50.61
1万個ぐらいしか載らんな、残念ww
137:125
11/09/01 22:34:55.43
>>129
え、俺なの？
138:125
11/09/01 22:37:45.25
つかT3もT4もフロアプラン公開されてるのに
139:名無しさん＠お腹いっぱい。
11/09/02 12:45:32.77
つか各コアのサイズなんか気にしてどうするの?
140:名無しさん＠お腹いっぱい。
11/09/02 16:01:29.21
つか T4量産の暁には!
141:名無しさん＠お腹いっぱい。
11/09/02 17:40:45.08
>>94
Pentium4は、
130nmプロセスのNorthwoodは良かったのだから、
アーキテクチャ自体は良かったのだろう。
ま、やたら声の大きいAMD信者が、
必死になって叩かねばならぬほど、
脅威だったのでしょう。
よくクロックあたりの性能が低いというけれども、
当時の速度が要求されるアプリに関しては、
Pentium3と遜色なかったよ。
142:名無しさん＠お腹いっぱい。
11/09/02 17:47:00.79
>>121
>> 64との差別化はどうなるんだろ。64の方も8までは、計画されてるんだし。
> 差別化する必要があるのか? Oracleと富士通は別の会社だぞ? バカ?
いまのところ、SPARC64とUltraSPARC-Tは住み分けしてきたが、
これがオーバーラップするとなると、一本化に進むんじゃないか?
>>133
ゲート数とトランジスタ数は違いますぜ。
>>135
CPU、FPU、キャッシュ&MMUで3チップじゃなかったっけ?
143:名無しさん＠お腹いっぱい。
11/09/02 17:47:04.63
ウソこけ。PenIIIの 1.5倍のクロックで同等だったよ。
当時 Intelはクロックだけを前面に出して商売してた。そういう会社だ。
144:名無しさん＠お腹いっぱい。
11/09/02 17:53:32.15
初代SPARCstation1のブロック図を見ると、
現在CPUチップに該当する機能は、
SPARC Integer Unit
SPARC Floating-Point Unit
Cache ASIC
64K cache
MMU ASIC
RAM ASIC ×2個
合計7チップだな。
145:名無しさん＠お腹いっぱい。
11/09/02 17:57:19.36
>>143
それは何のアプリで?
Pentium3 1.4GHz相当の速度が出るというAthlonMP 1.2GHzと、
Pentium4 2.4GHzを使い分けてたが、ほぼ2倍の速度差だったな。
あなたのいうPentium3比 1.5倍っていうなら、
Pentium3 1.4GHz相当×1.5倍 = Pentium4 2.1GHz相当
ってことになるが、んなことはなかった。
ま、自己満足のベンチマークの総合スコアで比較してる厨房には、
Pentium4は高嶺の花だったので、叩きたくなる気持ちはワカランでもないが。
146:名無しさん＠お腹いっぱい。
11/09/02 18:00:29.51
URLﾘﾝｸ(pc.watch.impress.co.jp)
コア数が半分になっているので、相対パフォーマンスが2倍未満なのは、ヤバくね?
147: 忍法帖【Lv=40,xxxPT】
11/09/02 18:16:15.30
自分はPrescottの方が好き
148:名無しさん＠お腹いっぱい。
11/09/02 18:54:09.36
僕はTejas・CedarMillちゃん！
149:名無しさん＠お腹いっぱい。
11/09/02 19:03:59.16
おいおい、T1→T2&T3に比べて、T3→T4は別物すぎるだろ。
これ、Niagaraよりも昔のUltraSPARCシリーズに近いんじゃね?
150:名無しさん＠お腹いっぱい。
11/09/02 19:04:21.83
実はRockです
151:名無しさん＠お腹いっぱい。
11/09/02 19:16:11.59
>>146
それは暗号処理ブロックの相対性能
これはT3も比較的速かった部分なので全体の比較指標としては不適切じゃね？
152:名無しさん＠お腹いっぱい。
11/09/02 19:17:47.06
Rockの焼き直しだったら今でも設計終わってないなｗ
153:名無しさん＠お腹いっぱい。
11/09/02 19:21:56.36
>>143
Pentium IIIじゃなくてそれを発展させたPentium MやCoreシリーズとの比較だろ
154:名無しさん＠お腹いっぱい。
11/09/02 19:29:26.63
>>145
> それは何のアプリで?
動画エンコード以外全てだろ。動画エンコード以外には何も使い道のない
CPUだった。放置で何もしてなくても爆熱。
> Pentium3 1.4GHz相当×1.5倍 = Pentium4 2.1GHz相当
使ったのはサーバー用途だがな。DBMSや Javaサーブレットのコンテナ。
2GHz超の Pen4 で 1GHzちょいの Pen3と同等かそれ以下の性能しか出なかったよ。
Pen4のデスクトップも Pen4 Celeronも同じ。
> ま、自己満足のベンチマークの総合スコアで比較してる厨房には、
そっくりお返しするよ。動画エンコのベンチばっかやってたんだろ? ワカルワカルww
155:名無しさん＠お腹いっぱい。
11/09/02 19:35:52.03
>>146
おいおい、そいつは 2枚目だろうが。1枚目は 3倍から 18倍じゃないか。
ま、SPECint/fp だがなw
156:名無しさん＠お腹いっぱい。
11/09/02 21:08:06.95
>>154
> 動画エンコード以外全てだろ。
当時、デスクトップPCで、速度向上が切実に求められていたのが、動画エンコードだった、それを忘れてますね、あなた。
> 動画エンコード以外には何も使い道のないCPUだった。
ひどく大げさな言い方だな。
> 放置で何もしてなくても爆熱。
思い込みでいうな。
Northwoodのアイドル時の消費電力は、AthlonXPのそれよりも、ずっと低かったぜ???
> 使ったのはサーバー用途だがな。DBMSや Javaサーブレットのコンテナ。
> 2GHz超の Pen4 で 1GHzちょいの Pen3と同等かそれ以下の性能しか出なかったよ。
CPU以外は同等で揃えての比較なの?
Pentium3はサーバ用チップセットでメモリがデュアルチャネルで、HDDがSCSIで、
Pentium4はデスクトップ用チップセットでメモリがPC133のシングルチャネルで、HDDがIDE、
なんていうアンフェアな比較してないか?
> Pen4のデスクトップも Pen4 Celeronも同じ。
何が?
> そっくりお返しするよ。動画エンコのベンチばっかやってたんだろ? ワカルワカルww
動画エンコはベンチではなく、実際にエンコードしてたぜ。
157:名無しさん＠お腹いっぱい。
11/09/02 21:23:52.90
何だエンコ厨か
158:名無しさん＠お腹いっぱい。
11/09/02 22:01:40.22
エンコ厨を馬鹿にする他には、落とし所がないのか?
159:名無しさん＠お腹いっぱい。
11/09/02 22:17:13.62
負け惜しみってそういうもんでしょ
160:名無しさん＠お腹いっぱい。
11/09/02 23:01:53.42
2GHz超ってことはNorthwoodか。
NorthwoodはステッピングによってはプリフェッチにエラッタがあってBIOSでdisableにされると思う。
で、Pentium3が1GHz超えてるってことは、Pentium3-Sだよな。
Pentium3-Sはプリフェッチついてる。
うむ、フェアではない比較だな。
161:名無しさん＠お腹いっぱい。
11/09/02 23:26:46.46
自己肯定に必死なエンコ厨か
162: 忍法帖【Lv=40,xxxPT】
11/09/02 23:40:20.26
ネトバってマルチメディア処理のためのアーキテクチャでしょ
PC用で性能求められるのは動画やら音声やらゲームがらみの処理ばかり
Pen4世代のSSE*もそれムキの命令ばかり積んで進化を演出したじゃない
163:名無しさん＠お腹いっぱい。
11/09/03 01:54:49.39
SSEに対抗して追加された3DNow!とかそのまんまの名前だよな
164:名無しさん＠お腹いっぱい。
11/09/03 08:06:14.17
NetBurstはアプローチとしては良かった。
130nmのNorthwoodは良かったので、アーキテクチャは正しかったんだ。
悪かったのは、当時のインテルの90nmのプロセスだ。
165:名無しさん＠お腹いっぱい。
11/09/03 08:20:40.34
T4の話題が少ないな・・・
166:名無しさん＠お腹いっぱい。
11/09/03 08:44:59.83
川崎の練習機の話なら板違い
ナンテナ
167:名無しさん＠お腹いっぱい。
11/09/03 08:57:54.25
>>160
> プリフェッチにエラッタがあって
> Pentium3-Sはプリフェッチついてる。
Pen-4 ゴミ確定wwww
> うむ、フェアではない比較だな。
なんてバカなんだろう、動画エンコードしてうれしがってるやつってwwwwww
168:名無しさん＠お腹いっぱい。
11/09/03 08:59:17.08
>>158
エンコ厨は馬鹿だ。今回、心底そう思った。確信に変わった。
169:名無しさん＠お腹いっぱい。
11/09/03 09:01:41.09
> 当時、デスクトップPCで、速度向上が切実に求められていたのが、動画エンコードだった、それを忘れてますね、あなた。
バカかww Intelが CPU売りたくてそう言ってただけだ。
まんまののらされてエンコードしまくってたのが大量にいたわけだな。
きのどくなこったww
殿堂入りだなw
170:名無しさん＠お腹いっぱい。
11/09/03 09:20:32.98
全板強制ID制にすべきだとは思った
171:名無しさん＠お腹いっぱい。
11/09/03 10:24:35.26
いやべつにそれほどでも
なくても結構わかるものだし
172:名無しさん＠お腹いっぱい。
11/09/03 10:32:15.23
>>167
ちょっと良く覚えてないが・・・
NorthwoodのB0ステップが、プリフェッチにエラッタあり
誤動作はしないが、しかし、パフォーマンス低下するのでBIOSでdisableにされることあり
C0ステップ以降は、プリフェッチのエラッタなし
173:名無しさん＠お腹いっぱい。
11/09/03 10:32:53.18
>>167-169
また3連投かよ
174:名無しさん＠お腹いっぱい。
11/09/03 10:39:24.00
で、T4シリーズはいつ発表なの？
また、T4-1、T4-2、T4-4になるの？
175:名無しさん＠お腹いっぱい。
11/09/03 11:00:49.93
なるほど？
176:名無しさん＠お腹いっぱい。
11/09/03 11:11:31.75
ザ・ワールド！
177:名無しさん＠お腹いっぱい。
11/09/03 17:50:15.62
さすが死後の世界ｗ
178:名無しさん＠お腹いっぱい。
11/09/06 10:52:13.57
UltraSPARCT4が出るというのに、なんで、こんな、葬式ムードなんだ?
179:名無しさん＠お腹いっぱい。
11/09/06 11:05:33.64
数スレ前からここはARMスレ
180:名無しさん＠お腹いっぱい。
11/09/06 11:25:17.38
ARMも、複雑怪奇になりつつあるよねぇ。
181:名無しさん＠お腹いっぱい。
11/09/06 17:41:27.54
だが x86と違ってちゃんとモバイルデバイスに使えるw
182:名無しさん＠お腹いっぱい。
11/09/06 20:21:10.58
>>181
むかし、x86が単純な頃は、モバイルデバイスに使われていた。
そして、複雑怪奇になったARMの、モバイルデバイスでの実績は未知数だ。
183:名無しさん＠お腹いっぱい。
11/09/06 20:22:37.16
ARMも、消費電力が増えてしまうので、専用回路のアクセラレータを色々と積む方向、らしいぞ。
184:名無しさん＠お腹いっぱい。
11/09/07 12:08:26.27
> むかし、x86が単純な頃は、
ないないww
相対的に CPUの消費電力が問題にならなかっただけ
185:名無しさん＠お腹いっぱい。
11/09/07 12:11:03.92
>>184
富士通のFMR-CARDとか、HPのHP200LXとか・・・
186:名無しさん＠お腹いっぱい。
11/09/07 12:21:09.51
「単純な頃」が、ない。
つーか、その条件反射なんとかならんか?
187:名無しさん＠お腹いっぱい。
11/09/07 12:50:07.06
一人漫才乙
188:名無しさん＠お腹いっぱい。
11/09/07 13:46:32.11
>>186
80186や80286の頃は、今に比べれば、かなりシンプルだと思うがなぁ。
189:名無しさん＠お腹いっぱい。
11/09/07 13:50:06.15
UltraSPARC T4のパイプラインみてみ。
ぶっくぶくに膨れ上がった長大なパイプライン。
その代わり、
3GHz動作とout-of-order実行による高いシングルスレッド性能。
今回、本家SPARCは、Pentium4と同じアプローチをとったのだ。
190:名無しさん＠お腹いっぱい。
11/09/07 14:31:28.45
Pentium4だとかSMTだとか64bitだとか騒いでた10年前は楽しかったな
今はSoC化と省電力化ばかりでつまらん
191:名無しさん＠お腹いっぱい。
11/09/07 15:16:04.79
皮肉にも、Sunの提唱したCMTは、インテルのFB-DIMM頼みだった。
・スレッドたくさん
・コアたくさん
・それでいてキャッシュ少なめ
↓
メモリのランダムアクセス性能がボトルネックに
FB-DIMMは、とても、ランダムアクセスに強い。
ふつうのDDR2/3のDIMMは、1チャネルに何枚さしても、あまりランダムアクセス性能は伸びない。
(同時にオープンしたままにできるバンク数は増えるんだが、64スレッドとか128スレッドには、足りやしない)
一方、FB-DIMMは、1チャネルに何枚もさせば、その分だけランダムアクセス性能が伸びる。
つーわけで、FB-DIMMを使ったUltraSPARC T2は、素晴らしい性能を発揮したわけだ。
ところが、FB-DIMMがポシャってしまった。
インテルのプロセッサのスレッド数は高々2個、コア数も2～6程度であり、
それならば、FB-DIMMの高いランダムアクセス性能は、さほど必要ないのだ。
そういうこともあって、UltraSPARC T3ではDDR3になったが、その結果は、みなさん御存知のとおり。
メモリのランダムアクセス性能の向上は見込めない以上、なるべくキャッシュのヒット率を上げるしかなく、
次のUltraSPARC T4では、コア数が半減され、シングルスレッド性能を向上させたわけだ。
だが・・・インテルも富士通もハイエンドでは、CPUに直にDDR3メモリコントローラを持たせずに、
CPUにはFB-DIMMのようなシリアルインタフェースを持たせ、CPUとDIMMの間に、メモリコントローラを置く構成を取る。
Oracleには、独自のメモリコントローラ搭載DIMMを開発して欲しいものですね。しかも、データベースに特化した機能も持った。
192:名無しさん＠お腹いっぱい。
11/09/07 18:20:09.77
> 皮肉にも、Sunの提唱したCMTは、インテルのFB-DIMM頼みだった。
何が皮肉なの? バカ?
193:名無しさん＠お腹いっぱい。
11/09/07 18:21:22.43
>>190
その前の Alphaは面白かったが、Pen-4はつまらん。
64bit化が 10年前だと? アホか。もう 20年だよ。
194:名無しさん＠お腹いっぱい。
11/09/07 18:22:40.76
>>189
シングルスレッド性能の追求をやめるなんて誰か言ったの?
..なんでこんな低レベルなの? キミはいつも。
195:名無しさん＠お腹いっぱい。
11/09/07 18:22:45.31
皮肉にも、Sunの最初のUNIXワークステーションのメモリバスは、インテルの規格だった。
なぜなら、昔はインテルはメモリのメーカーだったから・・・。
196:名無しさん＠お腹いっぱい。
11/09/07 18:23:48.18
>>192-194
いつもの三連投乙
197:名無しさん＠お腹いっぱい。
11/09/07 18:24:16.41
>>194
シングルスレッド性能の追求のために、Pentium4のような醜いアーキテクチャを選んだってことなんだが。
198:名無しさん＠お腹いっぱい。
11/09/07 18:30:31.78
>>195
マルチバス インテルだよな。NICも ieはインテルだ。もう、アホかと。
その次の VMEはモトローラだっけか。
PCIも載せてるけど、別に PCIが Sbusより優れてるから載せてるわけじゃないぞ。
カスのような CDEまで載せたしな。載せるべきじゃなかったとオレは思うがな。
>>197
はあ。どう醜くて、どういうのが醜くないシングルスレッド性能の追求方法なんだ?
Pen-4は下品で、性能が出なかったが。T4はまだ電力消費とか出てないよな?
199:名無しさん＠お腹いっぱい。
11/09/07 19:07:42.63
ぶっちゃげ性能面での相対評価から後付けで醜いとか醜くないとか文句つけてるだけだろ
煽り抜きで言うがT4がPOWER8やPoulsonよりシングルスレッド性能高いわけないからな
200:名無しさん＠お腹いっぱい。
11/09/07 19:09:02.47
性能面での相対評価??? だれかこのバカが何を言いたいのか説明してくれない?
201:名無しさん＠お腹いっぱい。
11/09/07 19:30:55.40
おまい以外は分かってるから説明不要
202:名無しさん＠お腹いっぱい。
11/09/07 20:33:44.50
霊界からコンニチハしてる基地外おじいちゃんてば
お彼岸になったらちゃんと帰ってくれるかな？
203:名無しさん＠お腹いっぱい。
11/09/07 20:37:47.95
>>198
> PCIも載せてるけど、別に PCIが Sbusより優れてるから載せてるわけじゃないぞ。
Sbusの、どういうところが、PCIより優れてるの?
> はあ。どう醜くて、どういうのが醜くないシングルスレッド性能の追求方法なんだ?
醜い = アウト・オブ・オーダー実行、長くて深いパイプライン、高い動作周波数
醜くない = イン・オーダー実行、短く浅いパイプライン、高い動作周波数
パイプラインの段数を増やせば、複雑怪奇なカスでも、動作周波数は上がるんだよ。
Pentium4なんかが、その好例だろ。
204:名無しさん＠お腹いっぱい。
11/09/07 20:45:15.24
単純王乙
205:名無しさん＠お腹いっぱい。
11/09/07 20:46:57.17
RISCってのは、そういうものだろ?
206:名無しさん＠お腹いっぱい。
11/09/07 20:49:02.83
RISC的には、乗算命令と加算命令が別命令としてあるのは、ムダだと思うわ。
3オペランドといわず4オペランドにして、
A = B * C + D
に集約しろって思うわ。
207:名無しさん＠お腹いっぱい。
11/09/08 08:30:52.07
つ DSP
208:名無しさん＠お腹いっぱい。
11/09/08 12:05:42.09
>>203
> 醜い = アウト・オブ・オーダー実行、長くて深いパイプライン、高い動作周波数
> 醜くない = イン・オーダー実行、短く浅いパイプライン、高い動作周波数
低レベルなステレオタイプだなwwww
Pen-4 の、実装方法が醜いなんて、誰も言ってないけどな。
醜いのは x86の、8bit時代をひきずった命令セットとか、
動作周波数をそのまま性能のように喧伝した商売のやり方とかだろ。
Pen-4 の実装なんて、やったのは DEC残党だし、Alphaのやり方持ってきただけ。
そんなん AMDだろうが Sunだろうがいっしょ。やっぱバカなんだな....wwww
209:名無しさん＠お腹いっぱい。
11/09/08 12:11:39.84
> 醜いのは x86の、8bit時代をひきずった命令セットとか、
かなり整理されてるけどなー
> 動作周波数をそのまま性能のように喧伝した商売のやり方とかだろ。
マルチメディア処理だと、動作周波数がそのまま性能だったがなぁ。
> Pen-4 の実装なんて、やったのは DEC残党だし、Alphaのやり方持ってきただけ。
> そんなん AMDだろうが Sunだろうがいっしょ。やっぱバカなんだな....wwww
SPARCがパイプライン段数を大幅に増やした途端に、言うこと変えるのかよ
210:名無しさん＠お腹いっぱい。
11/09/08 13:35:01.26
> かなり整理されてるけどなー
されてないからパコチョンにしか使えない。
パコチョン以外に使わせようとインテルがどんだけリソースを投下したと
思ってるんだ。
> マルチメディア処理だと、動作周波数がそのまま性能だったがなぁ。
うれしがって使え。動画エンコードしろ。毎日楽しいな?w
> SPARCがパイプライン段数を大幅に増やした途端に、言うこと変えるのかよ
なんのこっちゃ。
パイプライン段数が増えると醜いだの RISCっぽくないだの、ワケワカランわwww
キミ、無理してそんな話しなくていいから。こここなくていいから。無理無理ww
211:名無しさん＠お腹いっぱい。
11/09/08 13:51:23.01
>> かなり整理されてるけどなー
>
> されてないからパコチョンにしか使えない。
整理されてないと言うよりは。整理なんて不能、だな。
ColdFireみたいな方法論はありだろうけど、そこまでしてそれ風の命令セットを
残す必要なんかなかろう。
今や、ほんとに x86でしか動かない情けないソフトウェアも死滅したしな。
くだらん、ムダな回り道だった。損失は巨大だ。はかりしれない。
212:名無しさん＠お腹いっぱい。
11/09/08 14:28:22.55
>>210
>> かなり整理されてるけどなー
> されてないからパコチョンにしか使えない。
実際にはパソコン以外にも使われているんだが。
> > マルチメディア処理だと、動作周波数がそのまま性能だったがなぁ。
> うれしがって使え。動画エンコードしろ。毎日楽しいな?w
当時の話と今の話は別だぜ。
今なら動画エンコードはGPUでやるのが普通だろ。
> なんのこっちゃ。
とぼけんなよー
213:名無しさん＠お腹いっぱい。
11/09/08 14:30:40.13
>>211
> くだらん、ムダな回り道だった。損失は巨大だ。はかりしれない。
単にRISC勢がヘタレだっただけだろ。
214:名無しさん＠お腹いっぱい。
11/09/08 15:46:40.68
すでにPentiumの頃には、x86でもいいや、って感じだったな。
使う上では、命令セットとか関係ないし。
215:名無しさん＠お腹いっぱい。
11/09/08 15:50:56.68
なにが「いいや」、なの?
いま、Pen-4が醜いとか、x86命令セットの話をしてるんだけど。
またまたシェアの話? ほかでやれば?
216:名無しさん＠お腹いっぱい。
11/09/08 16:01:07.84
>>215
RISCではなくx86でも性能的に十分だから、これでもいいや
昔はさx86は性能が低すぎて話になんなかったけど、
Pentiumの頃には独り占めして使う分には十分な速度になったし、
PentiumIIIの頃には多人数で使っても十分な速度だったよ。
217:名無しさん＠お腹いっぱい。
11/09/08 16:12:03.96
インテルがスケールメリットで他社よりも進んだプロセスで製造することで、
x86の性能を無理やりドーピングしているというのなら、
同じ年度ではなく、ほぼ同等のプロセス・ダイサイズで性能比較してみたらどうなのさ。
218:名無しさん＠お腹いっぱい。
11/09/08 18:40:36.52
>>217
らめぇ
SPARC死んじゃううう
219:名無しさん＠お腹いっぱい。
11/09/08 18:46:00.97
SPARCはメモリまわりが豪勢だったような・・・。
220:名無しさん＠お腹いっぱい。
11/09/08 22:52:51.43
キャッシュはMBクラスだし、メモリはCPU1つにつき4チャネルくらい、あったような。
221:名無しさん＠お腹いっぱい。
11/09/08 23:09:14.99
安さを狙ったmicroSPARCやUltraSPARC-IIeはうんこだったけどなｗ
UltraSPARC-IIiもしょぼかった
222:名無しさん＠お腹いっぱい。
11/09/08 23:17:53.17
>>221
CPUのアーキテクチャではなく、キャッシュやメモリで性能が決まってしまうんだな。
223:名無しさん＠お腹いっぱい。
11/09/09 00:12:49.68
それがmemory wallだな。uacrhどうすんべ？っていう壁も依然としてあるよ。
実はどちらでもCISC(x86)が良いんじゃね？って話になってるんだけど。近年は。
224:名無しさん＠お腹いっぱい。
11/09/09 00:23:06.79
x86の命令デコーダの複雑さがもたらす消費電力増よりも、
RISCの命令の帯域の広さがもたらす消費電力増のほうが、
多かったりするのか?
225: 忍法帖【Lv=40,xxxPT】
11/09/09 02:00:39.51
>>212
>今なら動画エンコードはGPUでやるのが普通だろ。
ないわーないない
226:名無しさん＠お腹いっぱい。
11/09/09 02:07:35.69
動画エンコしたことないんだが
最近のトレンドを教えろください
227: 忍法帖【Lv=40,xxxPT】
11/09/09 03:14:21.05
QSVとかCUDAエンコのこと言いたいんだろうけど
普通にCPUでいいんじゃね
228:名無しさん＠お腹いっぱい。
11/09/09 11:29:33.96
x86のデコーダーなんて大したことないでしょ
x86のどのあたりが大変そうに感じるの？
229:名無しさん＠お腹いっぱい。
11/09/09 12:00:34.39
>>228
複数の命令を同時にデコードしようとすると、途端に大変になるのよ。
230:名無しさん＠お腹いっぱい。
11/09/09 17:13:17.03
いやいや、命令長とバラし方がたくさんあったら、大変なんだよ。
少し前にサーモグラフィ出てたの見てないのか?
インテルの人間がそう言ってんだから間違いない。
231:名無しさん＠お腹いっぱい。
11/09/09 17:16:28.14
>>221
この辺は本流との差別化のために仕方がなかった（本流がそんなに速くなかった）。
確かに唄い文句の割（カタログ値の割）にはしょぼかった。
232:名無しさん＠お腹いっぱい。
11/09/09 17:32:40.99
バラしかたがたくさんというのは
命令列の塊を読み込んだときにどこが命令の先頭か分からなくなるということ？
233:名無しさん＠お腹いっぱい。
11/09/09 17:39:39.35
...違うよ。RISCのこと少しは勉強した方がいい。
234:名無しさん＠お腹いっぱい。
11/09/09 19:35:38.23
CISCが効率いいならバイナリ互換性があまり重要ではない
ゲーム機や32bit以上の組み込みCPUにRISCが多いのは何故？
x86の命令セットは30年以上前に出荷された16bitCPUである8086の命令セットを
そのまま拡張してきたもの
CISCの中でも8086の命令セットはきれいな方ではなかった
また、8086は8080用に書かれたプログラムをバイナリトランスレートで簡単に移植できるように
考慮されて設計された8bitCPUの8080との互換性も引きずっていたCPU
235:名無しさん＠お腹いっぱい。
11/09/09 21:48:58.37
>>234
ゲーム機はハードだけだと赤字。ソフトを売って投資を回収してる。
IntelやAMDみたいな形態の企業には手を出す理由が弱い市場。
あ、もしかしてゲハでやれって言って欲しかっただけ？
236:名無しさん＠お腹いっぱい。
11/09/09 21:58:36.05
>>232
同期・非同期の論理回路の素養あるかな?
1クロックで、というのが問題なんですよ。
たとえば128ビット入力の256ビット出力の巨大な非同期の論理回路があって、
入力から出力までに通過するゲートの数が膨大で、
しかも、1クロック分の時間よりも短い時間で、出力を安定させなきゃならない、
そんなシチュエーションを考えてみてくださいよ。
237:名無しさん＠お腹いっぱい。
11/09/09 22:04:37.06
>>234
たぶん・・・
・トランジスタ数が少なくて済む ・・・ 周辺ふくめてワンチップ化が求められる
・データに対してコードが少ない ・・・ RISCの弱点であるコード肥大化&帯域消費が、問題になりにくい
・電力効率がよい
・3オペランド演算やFMA
・ふつ～組込はARMっしょ
238:名無しさん＠お腹いっぱい。
11/09/10 10:03:22.77
>>234
つ低コスト、低消費電力
239:名無しさん＠お腹いっぱい。
11/09/10 10:19:08.01
1,2バイトオペコードもVEXプリフィックスつけると3オペランドとして使えるようになるという噂を聞いた
240:名無しさん＠お腹いっぱい。
11/09/10 11:44:24.39
今のCPUで
c4 c*
c5 c*
みたいな命令を実行するとどうなんのかしら
Illigal Instruction例外が出るのかな？
241:名無しさん＠お腹いっぱい。
11/09/10 17:49:08.70
>>239
もし、それができたとしてもできるのはSandy Bridgeだけ
242:名無しさん＠お腹いっぱい。
11/09/10 22:31:26.31
>>234
intelはゲーム機みたいに、単価の安い市場をいやがってる。
初代XBOXはPentiumⅢだったが、MSとの間でコストダウンのことでもめたと
聞いたな。
後、今のXBOX360 PS3 Wiiに採用されてるPowerPCってRISCの中ではアーキが
複雑な方だけどね。
243:名無しさん＠お腹いっぱい。
11/09/11 07:21:38.03
>>241
今はまだできないよ
出来るようになるとしてもskylakeあたりから
244:名無しさん＠お腹いっぱい。
11/09/12 21:35:21.13
T4のシステムって年内出荷?
245:名無しさん＠お腹いっぱい。
11/09/13 19:53:50.17
かな？
246:名無しさん＠お腹いっぱい。
11/09/13 22:20:20.86
Oracleは富士通にケンカ売ってるのか?
UltraSPARCのシングルスレッド性能を上げたり、Oracle用特殊命令を実装したり、
そんなことしたら、SPARC64の客を奪うだろうが。
247: 忍法帖【Lv=40,xxxPT】
11/09/13 22:24:10.49
>>246
>Oracle用特殊命令を実装したり
どこソース？
つかSPARC64にも同等の命令を実装すればいいという話ではなくて？
248:名無しさん＠お腹いっぱい。
11/09/13 22:24:58.27
全方位に喧嘩売ってるが何の問題もない
Oracle様は偉いのれす
249:名無しさん＠お腹いっぱい。
11/09/14 01:39:07.75
>>247
URLﾘﾝｸ(pc.watch.impress.co.jp)
の
URLﾘﾝｸ(pc.watch.impress.co.jp)
のスライド
Extend SPARC ISA
ってあるでしょ
250:名無しさん＠お腹いっぱい。
11/09/14 01:51:00.70
URLﾘﾝｸ(www.theregister.co.uk)
> It also includes special hardware optimizations for Oracle software,
> including user-level cryptographic instructions,
> a pause instruction, and a fused compare-branch instruction.
251: 忍法帖【Lv=40,xxxPT】
11/09/14 11:27:48.39
>>249
おおリンクありがとう
SeaMicroの記事も面白いな
>>250
拡張された命令はOracleで使える暗号化機能だけじゃないのな
252:名無しさん＠お腹いっぱい。
11/09/14 12:15:15.90
>>246
> そんなことしたら、SPARC64の客を奪うだろうが。
なんか問題あるのか? つか、SPARC64の客って、どれくらいいると思ってんだ?
Intel と AMDが、互いの客を配慮して CPU作ってるか?
きみバカ言われてもこたえんねwww
253:名無しさん＠お腹いっぱい。
11/09/14 12:31:09.89
> なんか問題あるのか?
SPARC64の維持に必要な客を割り込む可能性が
> Intel と AMDが、互いの客を配慮して CPU作ってるか?
x86は、そういうの気にしなくて言いほどに、客が多いだろ。
254:名無しさん＠お腹いっぱい。
11/09/14 13:28:08.09
>>253
> x86は、そういうの気にしなくて言いほどに、客が多いだろ。
客の少ないアーキテクチャでも他社の客配慮して作ってなんかないだろうが。
例あげてみろよ。
はーめんどくせ
255:名無しさん＠お腹いっぱい。
11/09/14 14:45:24.43
viが開発されたと言われる ADM-3だが、キー配列を見ると確かに
HJKL上に ←↓↑→が書かれている。
その上、P の右側が LineFeedで、そのまた右側が Enterキー..
そ、その上、ななんと ISO配列（ロジカルペアリング）じゃないか!!
256:名無しさん＠お腹いっぱい。
11/09/14 15:12:08.79
>>254
おまえAPLを知らないのか?
Sunと富士通がSPARC64とUltraSPARCで住み分けして仲良くやろうっていう。
257:名無しさん＠お腹いっぱい。
11/09/15 10:27:47.86
はーぁぁぁぁーめんどくせぇぇぇぇぇ
258:名無しさん＠お腹いっぱい。
11/09/15 10:42:00.89
T4が売れるんなら、競合するラインは売らなきゃいいだけだろ。部分解消とか。
そんなことより利益出す方が重要だよ。
君が言ってるような（アホな）企業は見たことがないが。
強烈に勘違いしてると思うけど。社会生活できてる? 共産圏の人?
259:名無しさん＠お腹いっぱい。
11/09/15 11:10:24.33
>>257
敗北宣言きたこれ
>>258
SPARC64の出荷台数がT4に食われて採算分岐点を割ったら、富士通はSPARC64から撤退するだろう。
260: 忍法帖【Lv=40,xxxPT】
11/09/15 11:53:17.32
客の視点というものが欠けているなぁ
よりSPARC環境が魅力的になったということなのに
早晩SPARC64にも拡張されたISAは実装されるだろうよ
261:名無しさん＠お腹いっぱい。
11/09/15 11:57:52.97
× よりSPARC環境が魅力的になったということなのに
○ 少しはSPARC環境が魅力的になったということなのに
暗号化は重要度を増してるし追加命令は実装されるだろうな
262:名無しさん＠お腹いっぱい。
11/09/15 12:19:47.70
フロントエンドにTシリーズ
バックエンドにMシリーズ
そういう住み分けだったのだから、
Tシリーズは、ローエンドx86サーバ並の値段で売るべきだったんだよ。
ところがTシリーズを高い値段で売るから、
フロントエンドはx86サーバで、ってことになっちまう。
263: 忍法帖【Lv=40,xxxPT】
11/09/15 13:27:26.40
>>261
妙な修正かけて何したいのか分かんない
絡まりたいのか？ｗ
264:名無しさん＠お腹いっぱい。
11/09/15 13:55:00.98
無いに等しい魅力を十分にあるかのような嘘をつくバkaniかｗ
265:名無しさん＠お腹いっぱい。
11/09/15 15:00:07.70
>>260
何がどのように魅力的になるの?
シングルスレッド性能が欲しければ、SPARC64でいいじゃない。
どうせ日本国内で買うなら、M3000とT3-1、そんなに違わないだろう?
266:名無しさん＠お腹いっぱい。
11/09/15 16:40:10.55
>>259
> SPARC64の出荷台数がT4に食われて採算分岐点を割ったら、富士通はSPARC64から撤退するだろう。
UltraSPARC機に比べて、SPARC64機なんかぜんっぜん売れてなかったんだよ。
採算分岐点? そんなもんエンプラ相手のメーカーは気にもしてないと思うけど。
そもそも計算の仕方が無限にあるし。
てか、キミ知らなさすぎる。なにもかも。部屋に籠って妄想してるだけでしょ?w
267:名無しさん＠お腹いっぱい。
11/09/15 18:20:26.40
>>266
SPARC64やめてXeonにするわ、って言いかねないぜ。
268:名無しさん＠お腹いっぱい。
11/09/15 18:22:27.02
Oracleのロードマップを見ると、
T-Series
M-Series
T-Series
M-Series
無印
ってな順番になってるから、そこまでは作るでしょう。
あくまでもUltraSPARCは1～4(8)ソケットまでで、
8ソケット以上はSPARC64という住み分けは明確だ。
つまり、T4登場で、M3000が消滅するってことだな。
269:名無しさん＠お腹いっぱい。
11/09/15 18:59:17.17
>>267
言やぁ、いいじゃん。なにが問題なんだよ? つか、子供か、あんた?
270:名無しさん＠お腹いっぱい。
11/09/15 19:03:56.58
あんたこそ文盲だね
271:名無しさん＠お腹いっぱい。
11/09/15 19:15:53.86
キモいな
272: 忍法帖【Lv=40,xxxPT】
11/09/15 19:30:33.12
>>264
やっぱ絡まりたいのかｗ
つか自分に理解できないから魅力がないと言うのは恥ずかしいぞ
おめーモテないだろｗ
273:名無しさん＠お腹いっぱい。
11/09/15 19:53:44.94
>>269
Oracleが相互補完とバックアップを兼ねたSPARC64を失ったら、
Rockのような失敗をしたら、それでSPARCはジエンド。
274: 忍法帖【Lv=40,xxxPT】
11/09/16 05:57:18.06
>>273
>>269はそういう意味で言ってるんじゃないと思うけど
275:名無しさん＠お腹いっぱい。
11/09/16 10:56:38.48
ほっとけ。まともじゃない。真性だw
276:名無しさん＠お腹いっぱい。
11/09/16 15:57:29.36
Oracle Solaris 11 EA ..まさか、sun4u は切るのか??
277:名無しさん＠お腹いっぱい。
11/09/17 10:24:44.90
1 名前：たかちゃんψ ★[sage] 投稿日：2011/09/12(月) 22:55:56.21 ID:???
Oracleは9月6日(米国時間)付けで「Oracleプロセッサコアファクタテーブル (PDF)」を更新した。
今回の更新でOracleの提供する新しいマルチスレッドプロセッサ「UltraSPARC T4」に関するコアプロセッサライセンスファクターが追加されている。
T4の係数は0.5だ。
Oracleはもともとプロセッサのコアをそれぞれ独立したプロセッサとみなしてライセンスの対象としていた。
このライセンスはマルチコアプロセッサの普及にともなって改善が要求されるようになった。
同社は2006年にはライセンスポリシーの変更を発表。
プロセッサごとに係数を適用したライセンスを使用するようになった。
ハードウェアとコストとの不均衡を改善するものだと説明がある。
このプロセッサ係数はプロセッサの性能を示すものではないが、Oracleが対象プロセッサをどういった位置づけにしているのかを把握するのには便利な指針といえる。
今回、「UltraSPARC T4」が分類された「0.5」のグループには他にUltraSPARC T1、Sun UltraSPARC T2+、SPARC64 VII+、
AMD Opteron (13XX、23XX、24XX、41XX、61XX、83XX、84XX)、Intel Xeon (56XX、65XX、75XX、E7-28XX、E7-48XX、E7-88XX)、
Intel/AMD PC向けマルチコアプロセッサ、などが含まれている。
URLﾘﾝｸ(journal.mycom.co.jp)
次ページ最新レス表示スレッドの検索類似スレ一覧話題のニュースおまかせリスト▼オプションを表示暇つぶし2ch
4823日前に更新/180 KB
担当:undef