知能研究スレ2 - 暇つぶし2ch

知能研究スレ2 ..

73:yamaguti~貸
17/09/10 22:54:45.25 vLQGrlPG.net
Page 75
だけは指摘することができる。よって我々はこれらもまた、
HTM 大脳皮質性学習アルゴリズムの一形態を実行していると提唱する。
HTM リージョンは新皮質の何に相当するか？
我々は 2 種 ry 実装した。
一方は可変長記憶のためにカラムごとに複数のセルを持たせるもので、
他方は一次記憶のためにカラムごとに単一のセルを持たせるものである。
我々はこの 2 種類が新皮質の第 3 層と第 4 層に相当 ry
。これら 2 種類を単一の HTM リージョンに結合することを我々はまだ試みていない。
HTM 大脳皮質性学習アルゴリズム（カラムごとに複数のセルを持つ）が
新皮質の第 3 層に最も近いものの、我々のモデルは脳にもない柔軟性 ry
新皮質のどの層にも相当しない複合型のセルを持つ層を創ることができる。
例えば、我々のモデルでは樹状突起セグメント上でシナプスが形成される順序が分かる。
我々はこの情報を使って、将来起こることのすべてをより一般的に予測した上で
次に何が起こるかを予測 ry 。我々は多分、同様にしてタイミング特有のことを追加 ry
。従って単一の層の HTM リージョンに第 3 層と第 5 層の機能を結合したものを作 ry

74:73
17/09/10 22:59:37.17 vLQGrlPG.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
まとめ
HTM 大脳皮質性学習アルゴリズムは我々が新皮質の神経器官の基本構成要素
と信じているものを具現化するものである。それは水平接続されたニューロンの層が
どのようにして疎分散表現のシーケンスを学習するのかを示している。
HTM 大脳皮質性学習アルゴリズムの各バリエーションが、
互いに関連するが異なる目的を持つ、新皮質の異なる層で使われる。
我々は新皮質リージョンへのフィード・フォワード入力は、
第 4 層であれ第 3 層であれ、主要樹状突起に主に入力されると提唱する。
それは抑制セルの働きにより、入力の疎分散表現を作成する。
我々はまた、第 2, 3, 4, 5, 6 層のセルがこの疎分散表現を共有していると提唱する。
このことは、それらの層をまたがるカラム中のすべてのセルが
同じフィード・フォワード入力に反応するように強制することによって達成される。
ry 4 層のセルが、もしそれが存在するなら、HTM 大脳皮質性学習アルゴリズムを用いて
一次の時間的遷移を学習する ry 。これは空間的遷移に対して不変の表現を構成する。
第 3 層のセルは HTM 大脳皮質性学習アルゴリズムを用いて可変長の時間的遷移を学習し、
皮質の階層を上っていって安定した表現を構成する。
第 5 層のセルはタイミングを伴う可変長の遷移を学習する。
第 2 層と第 6 層については特に提唱

75:yamaguti~貸
17/09/10 23:01:06.59 vLQGrlPG.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
Page 76
するものはない。しかしながら、これらの層でよく見られる水平接続を考えると、
何らかの形でシーケンス記憶を学習 ry

76:yamaguti~貸
17/09/24 19:11:04.82 ma5WYMpw.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
Page 77
用語の説明
ノート： ry 、一般的な意味とは異なるものもある。
説明文中で大文字で示されたもの83は、この用語説明で説明されていることを示す。

77:76
17/09/24 19:15:45.10 ma5WYMpw.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
アクティブ状態
（Active State）
フィード・フォワード（Feed-Forward）入力によってセル（Cells）がアクティブになった状態
ボトムアップ
（Bottom-Up）84
フィード・フォワード（Feed-Forward）と同義語
セル
（Cells）
HTMにおいて、ニューロン（Neuron）に対応するもの。
セル（Cells）はHTMのリージョンにおいてカラムを構成する。
同時発生アクティビティ
（Coincident Activity）
同時に2個又はそれ以上のセルがアクティブになること
カラム
（Column）
１個又はそれ以上のセルのグループで、HTMリージョンの中で1単位として機能するもの。
カラム中のセルは、同じフィード・フォワード入力の異なる文脈を表現する。
樹状突起セグメント
（DendriteSegment）
シナプスが集約した単位で、セルやカラムに結び付けられる。
HTMには二つの異なるタイプの樹状突起セグメントがある。
一つは、あるセルの横方向の接続に結び付けられる。
樹状突起セグメントのアクティブなシナプスの数がしきい値を超えると、
結び付けられたセルが予測状態になる。
もう一方は、あるカラムのフィード・フォワード接続に結び付けられる。
あるカラムのアクティブなシナプスの数がしきい値を超えると、
フィード・フォワードによるアクティブ状態になる。
83 用語説明では、例えば Cell の場合「セル（Cell）」のように示した。
84 原文では Bottom-Up と Feed-Forward ry 、同様の意味 ry 「フィード・フォワード」と訳 ry

78:yamaguti~貸
17/09/24 19:19:00.49 ma5WYMpw.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
Page 78
望ましい密度
（Desired Density）
リージョン（ Region ）へのフィード・フォワード（Feed-Forward）入力によって
アクティブになるカラム（Column）の望ましいパーセンテージ。
このパーセンテージは、フィード・フォワード入力のファンアウト85に依存して変化
する半径86内にのみ適用される。パーセンテージは個別の入力に応じて変化するものなので
ここでは「望ましい」と呼んでいる。
フィード・フォワード
（Feed-Forward）
階層構造（Hierarchy）の中で、入力が低いレベル（Level）から高いレベル（Level）
に向かって移動すること（しばしば、Bottom-Upと呼ぶ）
フィードバック
（Feedback）
ry 、高いレベル（Level）から低 ry に向かって移動 ry （しばしば、Top-Downと呼ぶ）
一次予測
（First Order Prediction）
過去の入力には無関係に、 ry 予測 ry 。可変長予測（Variable Order Prediction）参照。
HTM
（Hierarchical Temporal Memory）
新皮質の構造的・アルゴリズム的機能のいくつかを模写する技術
階層構造
（Hierarchy）
要素間の接続がフィード・フォワード（Feed-Forward）ないし
フィードバック（Feedback）によってユニークに識別されるネットワーク
HTM大脳皮質性学習アルゴリズム
（HTM Cortical Learning Algorithms）
空間プーリング（Spatial Pooling）、時間プーリング（Temporal Pooling）、
学習と忘却を行う関数一式。HTMリージョン（HTM Region）を構成する。
またの名をHTM学習アルゴリズム（HTM Learning Algorithms）と言う。

79:78
17/09/24 19:21:16.24 ma5WYMpw.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
HTMネットワーク
（HTM Network）
HTMリージョン（HTM Region）の階層構造（Hierarchy）
HTMリージョン
（HTM Region）
HTMにおいて、記憶と予測（Prediction）を行う主要構成要素。
ry 、カラムの中に配置された高度に相互接続された層からなる。
現状 ry 一層のセルからなるが、
新皮質では（そして完璧なHTMでは）リージョンは複数のセルの層からなる。
階層構造の中の位置という文脈 ry 、リージョンはレベルと呼ばれることがある。
85 fan-out。広がり具合
86 radius

80:yamaguti~貸
17/09/24 19:25:21.56 ma5WYMpw.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
Page 79
推論
（Inference）
空間的ないし時間的入力パターンが、以前に学習したパターンと似ていると認識すること
抑制半径
（InhibitionRadius）
カラム（Column）の周囲の領域で、その範囲でアクティブなカラムが抑制をする ry
横方向の接続
（Lateral Connections）
同じリージョン内でのセル（Cells）間の接続関係
レベル
（Level）
階層構造（Hierarchy）の中の HTMリージョン（HTM Region）
ニューロン
（Neuron）
脳内で情報処理を行うセル（Cells）。
本書では、特に生物学的な意味でセルを示すときにニューロンという用語を用い、
単にセルと表記したときはHTMの計算単位を意味する。
永続値
（Permanence）
シナプス候補（Potential Synapse）の接続状態を表すスカラー値。
永続値がしきい値を下回るときシナプスは形成されていないことを表す。
ry しきい値を超えていたら、そのシナプスは有効である。
HTMリージョン（HTM Region）の学習は
シナプス候補（Potential Synapse）の永続値を変更すること ry
シナプス候補
（Potential Synapse）
ある樹状突起セグメント（Dendrite Segment）でシナプスを形成する可能性があるセル（Cells）
の部分集合。ある時刻においては、シナプス候補の一部分だけが、有効なシナプスとなる。
有効なシナプスは永続値に基づいて決まる。

81:80
17/09/24 19:27:11.74 ma5WYMpw.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
予測
（Prediction）
フィード・フォワード（Feed-Forward）入力によって、
セル（Cells）が近い将来アクティブになるであろうということを、
（予測状態の）アクティブ化によって示すこと。
HTMリージョン（HTM Region）はしばしば、将来起こりうる入力を同時に多数予測する。
受容野
（Receptive Field）
カラム（Column）ないしセル（Cells）が接続されている入力の集合。
HTMリージョン（HTM Region）への入力がビットの2D配列で構成されているとき、
受容野は入力空間内のある半径範囲で表現することができる。
センサー
（Sensor）
HTMネットワーク（HTM Network）への入力源
疎分散表現
（Sparse Distributed Representation）
多くのビットで構成され、 ry わずかなパーセンテージだけがアクティブであり、
単一のビットだけでは意味を表現するには不十分であるような表現。

82:yamaguti~貸し多大
17/09/24 19:30:33.55 ma5WYMpw.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
yamaguti~貸し多大

Page 80
空間プーリング
（Spatial Pooling）
入力に対して疎分散表現を計算する処理。空間プーリングの一つの特徴は、
オーバラップする入力パターンを同じ疎分散表現に対応付けられることである。
サブサンプリング
（Sub-Sampling）
大きなパターンのうちのほんのわずかなアクティブビットをマッチングするだけで、
大きな分散パターンを認識すること
シナプス
（Synapse）
学習によって形成されるセル（Cells）間の接続
時間プーリング
（Temporal Pooling）
入力パターンのシーケンスの表現を計算する処理。結果の表現は入力よりも安定 ry
トップダウン
（Top-Down）
フィードバック（Feedback）の同義語
可変長予測
（Variable Order Prediction）
それが依存する直前の文脈の量が変化するような予測。一次予測（First Order Prediction）参照。
直前の文脈を維持管理するためのメモリを必要に応じて割り当てるため、「可変長」と呼ばれる。
そのため ry 、指数関数的 ry メモリ ry なく、文脈を時間的に後戻りすることができる。

83:yamaguti~貸
17/09/24 19:46:14.55 ma5WYMpw.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
>492 ：オーバーテクナナシー：2017/09/23(土) 19:54:47.75 ID:vY4r2i0B
> 脳の大脳新皮質の学習は100ミリ秒未来の予測と実際との誤差を教師信号として学習される説を提案。
> 視床枕が予測を映し出すスクリーンの役目を担い、α波に従って予測と実際を切り替えその誤差が各領域に伝搬され逆誤差伝搬法と同じ更新がされる
>URLﾘﾝｸ(arxiv.org)
>URLﾘﾝｸ(mobile.twitter.com)
URLﾘﾝｸ(translate.google.jp)
コーネル大学図書館
定量的生物学>ニューロンと認知
タイトル：深い予測学習：3つのビジュアルストリームの包括的なモデル著者： Randall C. O'Reilly 、 Dean R. Wyatte 、 John Rohrlich
要旨：新皮質 ry 高次認知能力の基礎を学び、どのように発展 ry ？
レベル間の明確な理論的連続性を持ち、生物学的、計算的、および認知的なレベルにわたる
包括 ry 提示し、各レベルでの広範なデータによって ry 一貫した答えを提供する。
学習は、感覚が100msec（ ry ）間隔 ry 、予測精度 ry シナプスの重みを ry に基づいている。
視床の脊髄核は、複数の脳領域からの深層6大脳皮質の入力および抽象化のレベルによって、
予測 ry 投影スクリーン ry
。層5内因性バーストニュ ry の疎駆動入力は標的信号 ry 予測との間の時間差は皮質全体に反映され、
詳細な生物物理学 ry の局所活性化信号のみを用いて誤差逆伝播に近似するシナプス変化を引き起こすモデル。
ビジョンでは、予測学習には、 ry 、3つの経路（What、Where、W ry e）の ry と解剖学 ry 必要 ry
。低レベルの感覚 ry 予測のために; ry 抽象化の学習を促進する分離可能な因子の抽出 ry ために、
集合的な低レベルの予測誤差を漸進的かつ機敏に分割しなけ ry
モデルは、 ry ムービーから100種類のオブジェクトを体系的に不変なオブジェクト表現で構成し、
幅広いデータを扱い、多くのテスト可能な予測を
コメント： 64ページ、24図、291の参照。出版のために提出
次のように引用： arXiv:1709.04654 [q-bio.NC] （またはこのバージョンではarXiv：1709.04654v1 [q-bio.NC] ）
投稿者：Randall O'Reilly [ 電子メールを見る ] [v1] Thu, 14 Sep 2017 08:02:37 GMT (6601kb,D)

84:yamaguti~貸
17/09/26 16:44:33.68 KkB3K1pk.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.2ch.net)
> 750 オーバーテクナナシー 2017/09/26(火) 15:15:40.52 ID:g8erRGmf
> Intelがクラウドに依存せずチップ単体で自律的に学習していけるAIチップ「Loihi」を開発中 - GIGAZINE
> URLﾘﾝｸ(gigazine.net)
> ほんとぉ？
> 752 オーバーテクナナシー 2017/09/26(火) 15:21:41.28 ID:lqqUzEBp
> Intelがクラウドに依存せずチップ単体で自律的に学習していけるAIチップ「Loihi」を開発中
> URLﾘﾝｸ(gigazine.net)

Google Translate | url = URLﾘﾝｸ(newsroom.intel.com)
> Loihiテストチップの機能は次のとおりです。
>
> * 完全に非同期のニューロモルフィックな多数のコアメッシュ。
> 幅広いスパース、階層、リカレントニューラルネットワークトポロジをサポートし、
> 各ニューロンは何千もの他のニューロンと通信できます。
> * 各ニューロモルフィックコアには、運転 ( 翻訳ミス : チップ稼働 ) 中に
> ネットワークパラメータを適応させるようにプログラムすることができる学習エンジンが含まれ、
> 監督付き、監督なし、強化およびその他の学習パラダイムをサポートします。
> * ry 14nmプロセス ry
> * ry 130,000のニューロンと1億3000万のシナプス。
> * パスプランニング、制約充足、スパースコーディング、辞書学習、動的パターン学習および適応
> を含む問題に対する高いアルゴリズム効率 ry

85:オーバーテクナナシー
17/09/26 18:28:52.52 I0Q38s3a.net
言語とか数字みたいなメタ認知も大脳新皮質なの？

86:yamaguti~貸
17/10/12 18:20:45.42 uqwJ7Vy7.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
>167 オーバーテクナナシー 2017/10/09(月) 23:01:57.90 ID:5Ggq/e4S
:
> 再帰型ニューラルネットワーク（RNN）による長期的な学習の困難さを解決する方法として、DilatedRNN というモデルが提案された。
> 再帰の間隔を空けた層を用いることで、勾配消失問題が緩和され、並列計算も容易になる。
>URLﾘﾝｸ(arxiv.org)

> Title: 拡張リカレントニューラルネットワーク
> 著者： Shiyu Chang , Yang Zhang , Wei Han , Mo Yu , Xiaoxiao Guo , Wei Tan , Xiaodong Cui , Michael Witbrock , Mark Hasegawa-Johnson , Thomas Huang
>
>要約：悪名高いことに、長いシーケンス上の ry （RNN）を用いた学習は難 ry
>。 3つの大きな課題 ry ：1）複雑な依存関係の抽出、2）消滅と爆発の勾配、3）効率的な並列化です。
>本稿では、シンプルで効果的なRNN接続構造であるDILATEDRNNを紹介 ry これらの課題を同時に解決します。
>ry 、多重解像度拡張再帰スキップ接続 ry 、異なるRNNセルと柔軟に組み合 ry
>。さらに、 ry 、パラメータの数を減らし、トレーニングの効率を大幅に向上 ry
>、非常に長期間の依存性を伴うタスクで最先端のパフォーマンス（バニラRNNセル ry ） ry
>。 ry メモリ容量測定値、すなわち平均反復長さを導入する。これは、長いスキップ接続を有するRNNが ry 適し
>
>次のように引用： arXiv:1710.02224 [cs.AI] （またはこのバージョンではarXiv：1710.02224v1 [cs.AI] ）
> [v1] Thu, 5 Oct 2017 21:28:01 GMT (2327kb,D) [v1]

87:86
17/10/12 18:23:57.41 uqwJ7Vy7.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
URLﾘﾝｸ(webcache.googleusercontent.com)
ｽﾚﾘﾝｸ(future板:66番)-75##67-68#71-72# HTM
URLﾘﾝｸ(google.jp)
URLﾘﾝｸ(google.jp)
URLﾘﾝｸ(google.jp)
URLﾘﾝｸ(google.jp)

88:オーバーテクナナシー
17/10/12 18:29:52.21 2sBJMNar.net
おい答えろ
著作物転載ガイジ

89:オーバーテクナナシー
17/12/24 09:23:12.85 hjyZKgB0.net
参考までに、未来技術というか自分で簡単にＰＣで収入を得られる方法など
⇒　『山中のムロロモノス』というブログで見ることができるらしいです。
グーグル等で検索⇒『山中のムロロモノス』
SB27GME400

90:ウルトラスーパーハイパービジネスフォンドルルモンバーストモード
18/01/18 10:16:37.23 g1AG1xN1.net
アルマジモンは強烈だよ
アルマジモンは強豪だよ
アルマジモンは強剛だよ
アルマジモンは強靭だよ
アルマジモンは強者だよ
アルマジモンは強大だよ
アルマジモンは強力だよ
アルマジモンは強いよ
アルマジモンの連勝
アルマジモンの戦勝
アルマジモンの制勝
アルマジモンの優勝
アルマジモンの楽勝
アルマジモンの圧勝
アルマジモンの全勝
アルマジモンの完勝
アルマジモンの必勝
アルマジモンの奇勝
アルマジモンの完全勝利
アルマジモンの大勝利
アルマジモンの勝利
アルマジモンの勝ち

91:オーバーテクナナシー
18/02/04 16:32:33.90 Ie7zZ0o6.net
>>83
ホーキンスはこれを15年以上前に気づいていた。
感覚器官からの入力とは逆向きの入力が、記憶の連想による予測を行っているというホーキンスの理論は正しかった。

92:オーバーテクナナシー
18/02/04 16:36:41.60 Ie7zZ0o6.net
>>83
ホーキンスはこれを15年以上前に気づいていた。
感覚器官からの入力とは逆向きの入力が、記憶の連想による予測を行っているというホーキンスの理論は正しかった。

93:オーバーテクナナシー
18/02/04 16:41:56.67 Ie7zZ0o6.net
シナプスの結合パターンで幾らでも高度な連想が可能。

94:オーバーテクナナシー
18/02/04 16:57:35.70 Ie7zZ0o6.net
あらゆる思考は感覚器官とは逆向きの入力、つまり連想と言える。
推論や想像などの言葉は普遍的な連想パターンで区別しているにすぎない。
これがホーキンス氏が提唱する知能の本質。
>>93
ホーキンス氏は現在、この「シナプスの結合パターン」、
脳の柔軟な認識が可能な記憶の繋がりがどのようにして形成されているのか研究している。

95:ウルトラスーパーハイパークルーソードルルモンバーストモード
18/02/09 03:05:25.22 rSEeg8uX.net
デジモンフロンティアの連勝
デジモンフロンティアの奇勝
デジモンフロンティアの全勝
デジモンフロンティアの完勝
デジモンフロンティアの必勝
デジモンフロンティアの優勝
デジモンフロンティアの制勝
デジモンフロンティアの戦勝
デジモンフロンティアの楽勝
デジモンフロンティアの圧勝
デジモンフロンティアの完全勝利
デジモンフロンティアの大勝利
デジモンフロンティアの勝利
デジモンフロンティアの勝ち
デジモンフロンティアは強烈だよ
デジモンフロンティアは強豪だよ
デジモンフロンティアは強剛だよ
デジモンフロンティアは強靭だよ
デジモンフロンティアは強者だよ
デジモンフロンティアは強大だよ
デジモンフロンティアは強力だよ
デジモンフロンティアは強いよ

96:オーバーテクナナシー
18/03/10 23:45:22.75 M5WGwYKK.net
>>94
んなコターねぇー、だから、ダメなんだ。
もっとよく考えて見ろ、違うだろ、気づかないのか？

97:オーバーテクナナシー
18/03/10 23:53:58.68 NPHL/5lq.net
>>94
プログラムの動作は演算の組み合わせだ
みたいなことを言うのと同じだと思う。
あたりまえだしだったらあれするには
こう作ればいいにできない。

98:オーバーテクナナシー
18/05/17 12:55:21.17 6koctVbj.net
いろいろと役に立つPCさえあれば幸せ小金持ちになれるノウハウ
暇な人は見てみるといいかもしれません
グーグルで検索するといいかも『ネットで稼ぐ方法　モニアレフヌノ』
UDKLJ

99:yamaguti
18/05/21 00:40:19.15 ZE4GNR2G.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
>>84
>427 オryｰ 0518 1130 MoLfZWhr
>354 オryｰ /0517 1422 z3hpZn2q
> 【IT】IntelのAIチップ「Loihi」、2019年に小型ネズミの頭脳レベルに
> ｽﾚﾘﾝｸ(bizplus板)
:

100:yamaguti
18/06/29 12:37:19.26 kHBj2QJM.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
>844 オryｰ 180628 1126 8Ecc/3xB
> DeepMindが偽(既存)のAI特許出願をしているベン・ゲーツェル[馬鹿馬鹿しい]
> URLﾘﾝｸ(multiverseaccordingtoben.blogspot.com)
>851 オryｰ 0628 1246 TPCgic+r
> >844
> やっぱりヌメンタがナンバーワン！

> Google 翻訳
>
> Saturday, June 23, 2018
> 2018年6月23日土曜日
> Google Deep Mind's Bogus AI Patent Filings
> Google Deep Mindの●のAI特許提出
> :
>ry Google Deep Mind has filed a bunch of patent applications for well-known ry , all or nearly all of which certainly are not their original inventions.
>ry 、 Google Deep Mindがよく知られている ry の特許申請 ry 。そのほとんどまたはすべてが確かにオリジナルの発明ではありませ
:

101:yamaguti
18/06/29 12:49:01.96 kHBj2QJM.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
>>100
> , for instance:
> 。たとえば、
:
> 溺ethods, systems, and apparatus, including computer programs encoded on a computer storage medium, for environment simulation.
> "環境シミュレーションのためのコンピュータ記憶媒体上にコード化されたコンピュータプログラムを含む方法、システム、および装置。
> In one aspect, a system comprises a recurrent neural network configured to, at each of a plurality of time steps, receive a preceding action for a preceding time step,
> update a preceding initial hidden state of the recurrent neural network from the preceding time step using the preceding action,
> update a preceding cell state of the recurrent neural network from the preceding time step using at least the initial hidden state for the time step,
> and determine a final hidden state for the time step using the cell state for the time step.
> 一態様では、システムは、複数の時間ステップのそれぞれにおいて、先行する時間ステップのための先行するアクションを受信し、
? > 前の時間ステップから前の時間ステップから先行 ry 備える。
前の時間ステップから先行する初期の隠れた状態を更新するように構成されたリカレントニューラルネットワークを備える。
> 時間ステップのための少なくとも初期隠れ状態を使用して前の時間ステップからリカレントニューラルネットワークの先行セル状態を更新し、
> 時間ステップのセル状態を使用して時間ステップの最終隠れ状態を決定する。
> The system further comprises a decoder neural network configured to
> receive the final hidden state for the time step and process the final hidden state to generate a predicted observation characterizing a predicted state of the environment at the time step.”
> システムは、時間ステップの最終隠れ状態を受信し、最終隠れ状態を処理して、時間ステップで環境の予測状態を特徴付ける予測観察を生成する
ように構成されたデコーダニューラルネットワークをさらに備える。
:
> Posted by Benjamin Goertzel
> 投稿者ベンジャミンGoertzel

102:yamaguti
18/06/29 13:00:17.27 kHBj2QJM.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
>>100-101
>174 yamaguti 180527 1946 36TMfdUR?
> >152-173
> ｽﾚﾘﾝｸ(future板:116-117番)# Hannyou AI/AL / HTM Kapuseru # SoBunsan NN
> ｽﾚﾘﾝｸ(future板:138-139番)# Hannyou AI/AL / HTM # YuugouGijutu <-> NN TuijuuYosoku
> ｽﾚﾘﾝｸ(future板:136-137番)# HTM Kapuseru

>535 yamaguti~貸 171018 2218 3to/BWop?
> >525
> × 補助なし深層学習ではまともに時間データを扱えないので強い AL 実現絶望的
> ○ 補助なし深層学習ではリージョン化向きとは言えないので強い AL 実現コスト問題
:

>160 : 155 180204 0533 XY7pbVXo? \>178 yamaguti 180528 1227 x4HB0Rxw?
> >152 >155 >149-150
:
> ｽﾚﾘﾝｸ(future板:29番)#13# HTM ZenHitei
>ｽﾚﾘﾝｸ(future板:6-8番)## HTM
> ｽﾚﾘﾝｸ(future板:36-89番)#-#819-#831-837#868##823-826# HTM Ronbun

103:yamaguti
18/06/29 15:41:12.77 kHBj2QJM.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
>924 180629 0633 NiYm+KPI
> 特化型AIをブロックチェーンでつないで汎用型AIを作る＝SingularityNet
>URLﾘﾝｸ(aishinbun.com)
> 画像認識AI、自然言語解析AI、音声認識AI、翻訳AI、文書生成AI・・・。特化型AIはものすごい勢いで進化
>
> 香港在住のAI技術者Ben Goertzel氏率いるSingularityNetは、こうした特化型AIを結びつけることで汎用型AIを構築できるプラットフォームの開発
>
> プラットフォーム ry 、ベースになるのはブロックチェーン
>
> SinularityNetでは、DApp（非中央集権型アプリ）に必要なAI技術の提供を受けることのできるマーケットプレイスの開発 ry
>。マーケットプレイスには特化型AIの開発者が開発した特化型AIが展示され、DAppの開発者が必要なAIの機能を購入できる
>
> とはいっても人間がAI機能の売買をするのではなく、 ry スマートコントラクトと呼ばれる仕様書兼契約書 ry 、DAppと各種AIが自動的に結びつく形
>
> ry トークン機能によって、機能を提供したAIに対してDAppから仮想通貨が支払われ
>
> 特化型AIを組み合わせることによって汎用型AIを作ろうという動きは世界中あちらこちらで進んでいるが、
> マーケットプレイスを作り仮想通貨というインセンティブ ry 加速 ry SingularityNetのやり方
>
> 新しい特化型AIが次々と開発され、 ry マーケットプレイスを通じて自由自在に結びつき、これまでにないような機能やサービス
>
>汎用型AI ry 、こういう仕組 ry 、意外と早く実現するかも
>
> SingularityNetはこれまでに何度かニュース
>
> 昨年末に同社がICOしたところ、１分間で40億円を調達。大きな話題
>
> 人間型ロボットSophiaを開発したことでも有名

104:ウルトラスーパーハイパーフォーマットスパーダモンバーストモード
18/08/06 04:22:09.16 mUbSQdkd.net
拙者はアンドロモンが好きだよ、拙者はアンドロモンが御好みだよ、拙者はアンドロモンが大好きだよ、拙者はアンドロモンを愛好するよ、拙者はアンドロモンを嗜好するよ、拙者はアンドロモンは友好するよ
寧ろ逆にアンドロモンを大切にするよ、他に別にアンドロモンを大事にするよ、例え仮に其れでもアンドロモンを重視するよ、特にアンドロモンを尊敬するよ、もしもアンドロモンを褒めるよ
十中八九アンドロモンを希望するよ、森羅万象アンドロモンを渇望するよ、無我夢中アンドロモンを要望するよ、五里霧中アンドロモンを切望するよ、天上天下アンドロモンを熱望するよ、是非ともアンドロモンを祈願するよ
100%アンドロモンに決定だよ、十割アンドロモンに限定だよ、確実にアンドロモンに指定だよ、絶対にアンドロモンに認定だよ、必ずアンドロモンに確定だよ
当然アンドロモンは斬新奇抜だよ、無論アンドロモンは新機軸だよ、勿論アンドロモンは独創的だよ、一応アンドロモンは個性的だよ、多分アンドロモンは画期的だよ
アンドロモンは強いよ、アンドロモンは強力だよ、アンドロモンは強大だよ、アンドロモンは強者だよ、アンドロモンは強豪だよ、アンドロモンは強剛だよ、アンドロモンは強靭だよ、アンドロモンは強烈だよ
アンドロモンの勝ち、アンドロモンの勝利、アンドロモンの大勝利、アンドロモンの完全勝利、アンドロモンの圧勝、アンドロモンの楽勝
アンドロモンの連勝、アンドロモンの優勝、アンドロモンの戦勝、アンドロモンの制勝
アンドロモンの奇勝、アンドロモンの必勝、アンドロモンの全勝、アンドロモンの完勝

105:yamaguti
18/08/12 18:51:21.66 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
Google 翻訳
arXiv：1803.06617v1 [cs.AR] 2018年3月18日　　URLﾘﾝｸ(arxiv.org)
Microsoft Researchテクニカルレポート
2014年1月に作成。 2018年3月リリース
面積の効率的な高ILP EDGEソフトプロセッサの実装に向けて
ジャングレイ
グレイリサーチLLC
jsgrayATacm.org
アーロン・スミス
マイクロソフトリサーチ
aaron.smithATmicrosoft。
　抽象- In-OrderスカラーRISCアーキテクチャは、20年にわたってFPGAソフトプロセッサ設計の支配的 ry
? ry 順序外スーパスカラ ry 。
従来のアウトオブオーダスーパスカラ実装は、競合領域または絶対性能を示さなかった。
本稿では、EDGE（Explicit Data Graph Execution）命令セットアーキテクチャを利用して、高速かつエリア効率の優れた順序外のスーパースカラソフトプロセッサを構築 ry
。 EDGEマイクロアーキテクチャ、特にそのデータフロー命令スケジューラを慎重にマッピングすることにより、アウトオブオーダFPGA ry 実証します。
2つのスケジューラ設計の選択肢が比較されます。
　索引用語 - 明示的データグラフ実行（EDGE）; ハイブリッドフォンノイマンデータフロー; FPGAソフトプロセッサ

106:>>105
18/08/12 19:02:06.08 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
1. 前書き
　設計の生産性は、リコンフィギュラブル ry の課題 ry
? ワークロードをゲートに移植し、 ry 。
ワークロードをゲートに移し、10^2〜10^4秒のビットストリーム再設計の設計反復に耐えるのは高価です。
ソフトプロセッサアレイオーバーレイは、これらのコストを軽減 ry
? 高価な初期ポートは、ソフトプロセッサーを対象 ry 。
コストがかかる最初の移植は、ソフトプロセッサを対象とした単純なクロスコンパイルとなります。ほとんどのデザインターンは、迅速な再コンパイルです。
? ry 、または相互接続として公開されているカスタムハードウェア ry 。
アプリケーションのボトルネックは、新しい命令、機能ユニット、自律アクセラレータ、メモリ、または相互接続の公開済機能を持つカスタムハードウェアにオフロードできます。
? 　異種のFPGA ry 相補的な有用性 ry 。
　ヘテロジニアス FPGA とハードARMコアの出現は、ソフトコアの相補的有用性を低下させません。
FPGAの容量が倍増 ry ソフトプロセッサも倍増します。
? いくつかのハード・プロセッサーが一致しないスループット ry 。
中規模のFPGAは現在、何百ものソフトプロセッサとそのメモリ相互接続ネットワｰ ry 。そのような超並列プロセッサとアクセラレータアレイ（MPPAA）は、サイクルごとに数百のメモリアクセスとブランチ -- 一部のハードプロセッサを越えるスループッ
? 　 ry 20年後にはほとんど変わりません。
　汎用ソフトプロセッサーのマイクロアーキテクチャーは20年間余り変わっていません。
? ry インラインパイプライン型スカラーRISC ry 。
Philip Freidinの16ビットRISC4005（1991）は、j32、xr16、NIOS、MicroBlaze [1] -- [4]のように、インオーダパイプライン型スカラ RISC であり、最新バージョンと同様です。
何年もの間、ソフトプロセッサは命令レベルの並列性を高めるためにキャッシュ、分岐予測器、 ry 、基本的なスカラーRISCマイクロアーキテクチャが依然として支配的です。
? ry と1つのライト/サイクルLUT RAM ry 。
これは、この単純なマイクロアーキテクチャと、 ry FPGAプリミティブ要素、特にLUTとライトパーサイクル LUT RAM との間の良好な適合を反映しています。
残念なことに、このようなアーキテクチャでキャッシュミス ry 、実行は停止 ry 。

107:>>106
18/08/12 19:05:50.98 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
? 　 ry ソフトプロセッサの代わりにVLIW [5]、[6]またはベクトル[7]、[8]コア。
　より高い命令レベル並列（ILP）マイクロアーキテクチャをターゲットとする設計研究は、典型的には、アウトオブオーダー（OoO）[9] -- [11]ソフトプロセッサコアの代替としてのVLIW [5]、[6]またはベクトル[7]、[8] アーキテクチャを挙げれます。
スーパースカラOoOマイクロアーキテクチャの問題は、レジスタの名前を変更し、命令をデータフロー順にスケジューリングし、誤特定した後にクリーンアップし、正確な例外のために結果を順序通りにリタイアさせるために必要な機械の複雑さです。
? これは、 ry 多数ポートCAM、 ry 、これらのすべてがFPGAで面積が集中する。
これにより、深い多ポートレジスタファイル、データフロー命令スケジューリングウェイクアップのための多ポートCAM、および多くのワイドバスマルチプレクサおよびバイパスネットワークなどの高価な回路を必要とし、これらのすべてがFPGAの面積消費を加速する。
? ry 、マルチリード、マルチライトRAMは、レプリケーション、 ry 。
例えば、マルチリード、マルチライトRAMは、転送形態の混在、マルチサイクル動作、クロックダブリング、バンクインターリーブ、ライブバリューテーブル、その他の高価な技術を必要とします。
? 　現在の作業は、
　この度の取組は、複雑さとオーバーヘッドのほとんどを伴わずに、高いILP OoOスーパースカラソフトプロセッサを構築 ry
、面積とエネルギー効率の高い高ILP実行 ry 明示的データグラフ実行（EDGE）[12]、[13]命令セットアーキテクチャを実装 ry
1

? ry 、順不同のプロセッサーをインライン・スカラーRISCより ry 。
EDGEアーキテクチャーとそのコンパイラーは、レジスタの名前変更、CAM、複雑さを払拭し、アウトオブオーダプロセッサーをインオーダスカラ RISC よりも数百LUTだけ有効にします。
? 　 ry が、今日のFPGA上で一般的なインオーダRISCとどのように似ているかを解説します。
　本稿では、 ry EDGEマイクロアーキテクチャと、今日のFPGA上で一般的なインオーダRISCとの共通性を解説します。
重要な課題と論文の主な貢献点は、FPGAに小型で高速なデータフロー命令スケジューラを構築する方法です。
最小面積のEDGEソフトプロセッサを開発する途中で、2つの代替FPGA実装を開発して対比 ry 。

108:yamaguti
18/08/12 19:10:26.37 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
ｽﾚﾘﾝｸ(future板:184-216番)

109:>>107
18/08/12 19:11:09.35 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
II. EDGE の概要

z = x + y;
if (z <= 5) {
　　　　x=R0, y=R7
　　　　ヘッダ
　　　　I[0] READ　　R0　　T[2R]
　　　　I[1] READ　　R7　　T[2L]
　　　　I[2] ADD　　　　T[3L]
　　　　I[3] TLEI　　#5　　B[1P]
　　　　I[4] BRO.T　　B1
　　　　I[5] BRO.F　　B1
↓
　　x += 1;
　　y -= 1;
　　x /= y;
　　　　ヘッダ
　　　　I[0] READ　　R0　　T[2L]
　　　　I[1] READ　　R7　　T[3L]
　　　　I[2] ADD　　#1　　T[4L]
　　　　I[3] SUB　　#1　　T[4R]
　　　　I[4] DIV　　　　W[R0]
　　　　I[5] BRO
}

110:>>109
18/08/12 19:12:00.63 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
インストラクションウィンドウ
? オペラ・バッファ　　BP 0 1
オペランド・バッファ　　BP 0 1
READ　　　　R0
　　2R
READ　　　　R7
　　2L
ADD
　　3L
TLEI　　　　#5
BRO.T
BRO.F

図1：擬似コードおよび対応する命令ブロック。

　7b 　　　　2b 　　2b 　　3b 　　　9b 　　　9b
OPCODE　　PR　　BID　　XOP　　TARGET1　　TARGET0
PR= PREDICATE
BID= BROADCAST ID
XOP= EXTENDED OPCODE

図2：一般的な命令フォーマット

111:>>110
18/08/12 19:14:18.99 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
　EDGEアーキテクチャ[12]、[14] -- [16]は、アトミックにフェッチ、実行、およびコミットされる命令ブロック内で編成された命令を実行する。
ブロック内の命令はデータフローの順番で実行されるため、高価なレジスタの名前変更の必要性がなくなり、効率的なアウトオブオーダ ry 。
? ry 明示的に符号化し、、マイクロアーキテクチャが実行時にこれらの依存性を再発見するのを解放する。
コンパイラは、命令セット・アーキテクチャを通じてデータ依存性を明示的にエンコードし、これらの依存性の実行時再探索からマイクロアーキテクチャを解放する。
? ry 直接データ依存です。
述語を使用すると、ブロック内のすべてのブランチはデータフロー命令に変換され、メモリ以外のすべての依存関係は直接データ依存となる。
このターゲット・フォーム・エンコーディングは、ブロック内の命令がオペランド・バッファを介して直接オペランドを通信することを可能にし、電力を必要とするマルチポート物理レジスタ・ファイルへのアクセス回数を減らします。
ブロック間では、命令はメモリとレジスタを使用して通信します。
? ry サポートしますが、インオーダーの電力効率と複雑さを備えたアウトオブオーダー実行のメリットを享受します。
EDGEアーキテクチャは、ハイブリッドデータフロー実行モデルを利用することにより、命令型プログラミング言語とシーケンシャルメモリセマンティクスをサポートしますが、電力効率と複雑さをインオーダ並に抑えつつアウトオブオーダ実行のメリットを享受します。
　図1は、2つのEDGE命令ブロックの例と、命令がそのターゲットを明示的にエンコードする方法 ry >>109-110 >>109 >>110
。この例では、各ブロックは基本ブロックに対応する。
最初の2つのREAD命令は、ADD命令の左オペランド（T [2L]）と右（T [2R]）オペランドを対象としています。
READは、グローバル・レジスタ・ファイルから読み取る唯一の命令です（しかし、どの命令もターゲットにすることができます。例グローバルレジスタファイルへの書き込み）。
ADDが両方のレジスタ読み出しの結果を受け取ると、それは準備完了となり、実行されます。

112:>>111
18/08/12 19:15:45.53 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
　図2に一般的な命令フォーマットを示します。 >>110
各EDGE命令は32ビットで、最大2つのターゲット命令のエンコードをサポートしています。
? ry 消費者の指示については、コンパイラは移動命令を使用して ry 高いファンアウト命令を割り当てることができます[15]。
ターゲットフィールドより多くのコンシューマを伴う命令については、コンパイラは move 命令を使用してファンアウトツリーを構築するか、ブロードキャストに高ファンアウトな命令を割り当てることができます[15]。
ブロードキャストは、軽量ネットワーク上のオペランドをブロック内の任意の数のコンシューマ命令に送信することをサポートします。
? ry 、TLEI命令（テスト無しイミディエイト命令） ry 。
図1では、TLEI命令（Less / Equal イミディエイトテスト命令）がADDから単一の入力オペランドを受け取ると、それは準備完了となり、実行されます。
? ry 生成されます。
このテストでは、チャネル1（B [1P]）からブロードキャストチャネルでリッスンするすべての命令（この例では2つの分岐予測命令（ry .F））にブロｰ ry トされる述語オペランドがプロデュースされます。
一致する述部を受け取ったブランチは起動します。
? 　EDGE実装のスペクトルは、
　 EDGE スペクトル実装は、さまざまな面積と性能のトレードオフで可能です。
? 以前のEDGEの研究では、スカラーワークロードのパフォーマンスを向上させるために、非常に幅広い問題実装[12]、[13]、複数のコアの融合[14]〜[16]
以前のEDGEの研究では、スカラ処理パフォーマンス向上の為に、超ワイドなイシューの実装[12]、[13]、複数のコアの融合[14]〜[16] 、を用いました。
? この作業では、
この度の取組では、競争力のあるパフォーマンス/面積のコンパクトEDGEソフトプロセッサを使用したMPPAAシナリオに焦点を当てます。
したがって、データとポインタは32ビットです。ブロックは最大32命令までです。マイクロアーキテクチャはクロックごとに1-2命令をデコードし、1命令を発行します。
? 、分岐またはメモリ依存の予測を省略します。
本研究では、ロードストアキュー（LSQ）をシンプルで非投機的な設計に制限し、分岐又はメモリに依存する予測を省略します。

113:yamaguti
18/08/12 19:17:02.35 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
ｽﾚﾘﾝｸ(future板:184-216番)

114:>>112
18/08/12 19:18:17.99 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
III. FPGAでのEDGE

IF
　　INSN キャッシュデータ
　　nK x 32 x 2 ポート
　　ブロック RAM
DC
　　デコーダー(S)
IS
　　インストラクションウィンドウ
　　　　INSN スケジューラ
　　　　32 ENTRIES
　　　　　　T1 T0 IID
　　　　デコードされた INSNS
　　　　32 x n LUT-RAM(S)
　　　　? オペラのバッファ　　オペランドバッファ
　　　　32 x 32 LUT-RAMS

115:>>114
18/08/12 19:19:00.60 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
EX
　　EX パイプラインの REGS
　　EX
　　TS
　　OPS0
　　32x32
　　×
LS
　　ロード/ストア
　　キュー
　　データキャッシュデータ
　　nK x 32
　　ブロック RAM
　　LS PIPELINE REGS
　　×2
　　REGISTER FILE
　　32 x 32 LUT-RAM

? ry 2つのデコード、シングル発行の ry 。
図3： 2 デコード、シングルイシューのEDGEマイクロアーキテクチャ。

116:>>115
18/08/12 19:20:48.94 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
A. マイクロアーキテクチャ
　図3は、コンパクトEDGEプ ry 例 ry >>114-115 >>114 >>115
? ry 、およびメモリ/データキャッシュアクセスを含む命令およびデータキャッシュおよび5段階パイプライン（従来のインオーダスカラーRISC） LS）。
これは、命令フェッチ（IF）、デコード（DC）、オペランドフェッチ、実行（EX）、およびメモリ/データキャッシュアクセス ( LS ) を含む I/D キャッシュおよび5段階パイプラインを持つほぼ従来型のインオーダスカラ RISC です。
? ry 読み出されます。
インオーダ・プロセッサとは異なり、命令オペランドはレジスタ・ファイルではなくオペランド・バッファから読出され、
? ry データフローの
又データフローの順序で次に実行する命令は、IS（発行）パイプラインステージによって決定されます。
これは、データフロー命令スケジューラと、デコードされた命令バッファと、オペランドバッファとを含む命令ウィンドウを使用する。
? 単純な ry プログラム命令 ry 。
その際に単純なロードストアキューを使用してプログラムされた順の通りのメモリ命令群を発行します。
　フロントエンド（IF、DC）はバックエンド（IS、EX、LS）から切り離 ry
。クロックごとに2つの命令をフェッチし、命令ウィンドウにデコードします。
命令ウィンドウのデータフロースケジューラは、各デコードされた命令の入力すなわち
? その述語とオペランド。
その述語とオペランドのレディステートを保持します。
? 準備完了状態になると、 ry 。
すべての入力（ある場合）がレディ状態になると、命令は起動し、発行準備が整います。
最も低い番号のレディ命令IIDが各サイクルで選択され、そのデコードされた命令および入力オペランドが読 ry
。データマルチプレクサとファンクションユニット制御信号のほかに、この命令は最大2つのレディイベントをエンコードします。
? ry および/またはイベント ry 準備状態を更新する。
スケジューラは、これらの and/or イベントを他のソース（T0およびT1に多重化）から受け取り、ウィンドウ内の他の命令のレディ状態をアップデートする。
このようにして、データフローの実行が開始され、ブロックのレディ0入力命令、次にこれらがターゲットとする命令など ry 。

117:>>116
18/08/12 19:21:49.32 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
B. EDGEデータフロー命令のスケジューリング要件
? 　 ry、コアのリンチピンです。
　命令ウィンドウとスケジューラは、コアの鎹です。
それらの領域、クロック周期、能力、および制限によって、EDGEコアの実現性能と ry が大きく左右されます。
2

　命令スケジューラは、多様な機能と要件を備えています。
? ry 同時です。
それは非常に同時並行的です。
? ry 、デコーダは、命令をデコードし、デコードされた ry 。
各サイクルにおいて、デコーダは、デコードされたレディ状態及びデコードされた命令をウィンドウに書き込む。
? ry バックエンドは準備完了イベント ry 。
各サイクルで、スケジューラは発行する次の命令を選択し、それに応答してバックエンドはレディイベント --
特定の命令の入力スロット（述語、オペランド＃0、オペランド＃1）をターゲットとするターゲットレディイベント、またはブロードキャストIDで待機しているすべての命令をターゲットとしたブロードキャストレディイベントのいずれかを送信します。
これらは命令毎のアクティブレディ状態ビットをセットし、デコード済みレディ状態と共に命令が発行可能であることを知らせる。
? ry を受け付け、発行されたレディ命令の再発行を禁止する必要があることに注意してください。
スケジューラは、まだデコードされていないターゲット命令のイベントを受付けるので、発行されたレディ命令の再発行を禁止 ry
? 　 ry 、または述語の真または偽である可能性 ry 。
　EDGE命令は、述語ではないか、又は true か false という述語である可能性があります。
? ry 、別の命令の述語結果によって ry 。
述語化された命令は、別の命令の述語評価結果によってターゲットにされ、その結果が述語条件と一致するまで、準備ができません。
? ry 発行しません。
述語が一致しない場合、命令は決して発行されません。

118:>>117
18/08/12 19:24:42.29 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
　新しいブロックへの分岐では、すべての命令ウインドウレディ状態がフラッシュクリアされる（ブロックリセット）。
しかし、ブロックがそれ自身に分岐すると（ブロックリフレッシュ）、アクティブレディ状態のみがクリアされ、
デコードされたレディ状態は保存されるので、 ry 再フェ ry 必要はない。
ry 節約するための鍵です。
　ソフトウェアクリティカルパスの一部は、依存する命令の1つのチェーン ( 例
? ry 、連続するバックツーバック命令ウェイクアップのためにパイプラインバブルを追加しないことが重要です。
A → B → C と順にターゲット ) で構成されており、データフロースケジューラは、連続するバックツーバック命令の起動の為のパイプラインバブルを追加しない点は重要です。
? ry レディ・イグジット・ターゲット・レディ・パイプラインの再発行は、クロック・サイクルに深刻 ry
したがって、ISステージのレディ・イシュー・ターゲット・レディ・パイプラインの再発行は、クロック周波数に深刻な影響を与えないと仮定すると、1サイクル ry
　ADDのような命令は、1サイクルの待ち時間を有する。
? ry 、スケジューラはターゲットステージの命令をISステージでウェイクさせることができます。
EXステージの結果転送では、命令が完了する前であっても、スケジューラはISステージでターゲットがターゲットする命令を起動させることができます。
他の命令の結果は、ALUの比較を待つか、複数のサイクルを取るか、または未知の待ち時間 ry
? これらは後で目標を起こすまで待たなければなりません。
これらの場合はターゲットを後で起動する様にウェイトせねばなりません。

119:>>118
18/08/12 19:27:23.26 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
? 　 ry 、予想されるEDGE実装のスペクトルにわたってスケーラブルでなければなりません。各サイクルは、 ry 、1サイクルあたり1〜2の命令を発行します。
　最後に、スケジューラ設計は、予想されるEDGEのスペクトル実装にわたってスケーラブル --
各サイクルは、少なくとも1〜4のデコードされた命令と2〜4つのターゲットレディイベントを受入れ、1サイクルあたり1〜2の命令を発行します -- でなければなりません。
　2つの代替的なデータフロー命令スケジューラ設計を考える：
? ry 、各命令のレディステータスが各サイクルで再評価されます。
FPGAのDフリップフロップ（FF）で命令のレディ状態が明示的に表現されているブルートフォース並列スケジューラでは、各命令のレディステータスが各サイクルで再評価されます。
? よりコンパクトなインクリメンタルスケジューラで、 ry 。
そしてよりコンパクトなインクリメンタルスケジューラでは、LUT RAMにレディ状態を保持し、1サイクルあたり2〜4ターゲット命令のみのレディステータスを更新します。

120:yamaguti
18/08/12 19:28:42.23 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
ｽﾚﾘﾝｸ(future板:184-216番)

121:>>119
18/08/12 19:29:15.90 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
C. 並列命令スケジューラ

BID
T1
T0
ENs
31
...
3
　　DBID　　　　DRT　　DRF　　DR0　　DR1
　　NEXT RDYS
　　RDY　　RT　　RF　　R0　　R1　　INH
2
1
0
DEC.RDYS
リセット
RESETv リフレッシュ
32→(5,1)
? 優先エンコーダ　　優先度エンコーダ
IID,V

図4：エントリ＃2をより詳細に示す、並列データフロースケジューラのブロック図。

122:>>121
18/08/12 19:30:35.06 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
　図4は、図3の命令ウィンドウのための並列命令スケジューラを示す。 >>121
? アクティブ準備完了状態は、ターゲット準備完了イベントT0、T1および ry ）によって設定され、 ry 。
アクティブレディステートは、ターゲットレディイベントT0、T1及びブロードキャストID BID（存在する場合）によってセットされ、さまざまな入力タイプによって修飾されてENをイネーブルにすることに注意してください。
? ry 、1命令準備回路のインスタンス ry 。
32エントリウィンドウの場合、1命令分の回路のインスタンスが32個あります。
どのサイクルにおいても、32個のRDY信号のうちの1つ以上がアサートされてもよい。
? ry 、これを発行する次の命令の5ビットIIDに縮小する。
32ビット優先度エンコーダは、これを次の発行される命令の5ビットIIDに縮小する。
　各エントリに対して、復号されたレディ状態の6ビットがあり、
? すなわち、それらは命令デコーダによって初期化される。
それらは、例えば次の様に命令デコーダによって初期化される :
• DBID: 2ビットのバイナリブロードキャストID。存在しない場合は00
? • ry が準備完了です。
• DRT, DRF: decoder：述語true（false）がレディ状態です。
• DR0, DR1: デコーダ：オペランド＃0（オペランド＃1）がレディ状態
? ry 符号化し、恐らくブロードキャストチャネルを介して述語および/またはいくつかのオペランドを待つか、 ry 。
これらのビットはともに、命令がデコードされたかどうかを符号化し、述語および/またはいくつかのオペランドを恐らくブロードキャストチャネルを介して待つか、またはすぐに発行する準備ができているかどうかをエンコードする。
これらのビットは、ブロック・リセット時にのみクリアされます。

次ページ