【FPGA/CPLD】 XILINX ..
94:774ワット発電中さん
20/04/25 07:40:30 oQ72n1b1.net
ジッタでPLLが不利???
ジッタクリーナでDLLなんか使ってるのないけど
遅延線決め打ちってことならDLLの方が最終的な制御段数としては粗くならないの?
VCOは電圧制御に使うDACのビット数あげれいくらでも細かく制御できるように思うけど。
次ページ続きを表示1を表示最新レス表示スレッドの検索類似スレ一覧話題のニュースおまかせリスト▼オプションを表示暇つぶし2ch
50日前に更新/234 KB
担当:undef