【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #27

【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #27 at DENKI

1007:774ワット発電中さん
20/03/25 16:44:29 fNWaU+QT.net
ASICじゃないんだから失敗してもええんやで

1008:774ワット発電中さん
20/03/25 16:53:30 U2az1cX+.net
それは FPGA 以前の問題だろ。

1009:774ワット発電中さん
20/03/25 18:31:56 52nLxy0v.net
>それは FPGA 以前の問題だろ。
いやいやFPGAが以前なんだろ。進みすぎてるから困る。ｗ

1010:774ワット発電中さん
20/03/25 19:13:24 yAoOs+Tn.net
>>1006
Modelsimで真っ赤って意図せずX（不定）になってるってこと？だとしたら回路が悪いんだろうな
単純なシミュレーションするだけなら面倒ではあるが難しくはないだろう
FPGAのソフトは難しいとは思わないが面倒くさいとは思う

1011:774ワット発電中さん
20/03/25 20:19:31 etF+pEoI.net
ウィルスの検査装置って、仕組み自体がわかりませんが
FPGA 使ってるんでしょうか？

1012:774ワット発電中さん
20/03/25 20:25:50 hpON1fOs.net
どれだけ涙を流せば
紅に染まったこの俺を
せつなく時間を埋め尽くす

1013:774ワット発電中さん
20/03/26 01:20:52 e2CwmsAo.net
restart run しか使わん

1014:774ワット発電中さん
20/03/26 01:48:17.57 5F3RkBLQ.net
>>1010
インストールで20GB以上もダウンロードするし、コンパイル等で1分かかるからな
一見さんは寄り付かない

1015:774ワット発電中さん
20/03/26 03:20:53 mAg2OVv/.net
>>1010
毎日使ってる人はあまり気にならないと思うが、三年に年に一回くらいしか使わないレベルだと無茶苦茶難しいよ。
今回は三年後のデバッグのために、「モデルシム使い方完全説明」というのをまず書いた。ｗ

三日くらい使うとだんだん慣れてくるが、毎度最初は気が狂いそうだ。

1016:774ワット発電中さん
20/03/26 03:22:02 mAg2OVv/.net
なんかおかしいと思ってたら、テストベンチはシーケンシャルなのね。
verilogはコンカレントなので、そのつもりで立ち上がりエッジをつくってるのに
どうしてもエッジができないので悩んでた。ｗ
always @(posedge clk)
begin
dfre2[0] = !dfre2[0] & sigin;
dfre2[1] = dfre2[0];
dfre2[2] = dfre2[1];
pls = dfre2[2];
end

周期信号の立ち上がりエッジで1クロック幅のパルスを作りたいのだが、どうしたらいいんだ？
これでいいんか？　これに気が付くのに半日かかった。ｗ
always @(posedge sigin)
begin
#DELAY;//3n delay?
pls = 1;
#CYC;
pls = 0;
end

1017:774ワット発電中さん
20/03/26 09:08:09 /fbop5Li.net
>>1014
VisualStudio のことかな？

1018:774ワット発電中さん
20/03/26 21:27:47 PKGYuCw9.net
>>1017
バカ言えｗ
初心者が最初に試す「hello world」を一瞬でコンパイルして実行できるだろ

1019:774ワット発電中さん
20/03/27 04:12:40.93 7U30poBN.net
>>1016

always @(posedge clk)
begin
dfre2[3:0] <= {dfre2[2:0],(!dfre2[0] & sigin)};
end
assign pls = dfre2[3];

1020:774ワット発電中さん
20/03/27 04:19:26 ncp+qOtY.net
>>1016

reg sigin_d1;
wire risingedge_sigin;

always @(posedge clk) begin
sigin_d1 <= sigin:
end

assign risingedge_sigin = ( (sigin_d1==1'b0) & (sigin==1'b1) ) ? 1'b1 :1'b0;

1021:774ワット発電中さん
20/03/28 07:25:28.65 Kcm9nAFZ.net
assign risingedge_sigin = ( (sigin_d1==1'b0) & (sigin==1'b1) );
これじゃまずいのか？

1022:774ワット発電中さん
20/03/28 07:31:05.21 n4Ik6lTN.net
普通に↓だろ
assign risingedge_sigin = sigin & ~sigin_d1;
バカ比べでもやってんのか？

1023:774ワット発電中さん
20/03/28 07:42:38 GUj6ysxU.net
どうせコンパイラが最適化してくれるよ

1024:774ワット発電中さん
20/03/28 07:51:11.52 Kcm9nAFZ.net
>>1022
そやな。ｗ　お前が正しい。
くそっ、釣りにひっかったか？
>>1023
そのコンパイラの最適化が信頼できないから、いろいろ書き方を考えてしまう。
まえはワーニングでても全部インテジャでかいてたがモデルシムだと絶対に誤動作するからな。

1025:774ワット発電中さん
20/03/28 09:09:37 1HTglyG0.net
>>1024
それはモデルシムの問題なのか、合成ツールなのか？

1026:774ワット発電中さん
20/03/28 09:15:51 n4Ik6lTN.net
信頼できないのは、アンタの記述の方

同一人物かは解かりかねるが、
"コンカレント"の記述を間違えてるのは自分の方なのに、
ツールに対して的外れな文句を言ってる。

そんなヤツが、少し上の方に居るよ

1027:1001
Over 1000 Thread .net
このスレッドは１０００を超えました。
新しいスレッドを立ててください。
life time: 294日 19時間 30分 58秒